Translation of "Logische zustand" in English
Auch
in
der
Phase
3
spielt
der
logische
Zustand
der
Eingangsleitungen
keine
Rolle.
In
phase
3,
the
logic
state
of
the
input
lines
does
not
matter
either.
EuroPat v2
Der
logische
Zustand
für
das
Stoppen
des
Films
ist
erreicht.
The
logical
state
for
the
stopping
of
the
film
is
reached.
EuroPat v2
Danach
wird
der
logische
Zustand
eines
Flag
abgefragt.
Subsequently,
the
logic
state
of
a
flag
is
determined.
EuroPat v2
Sei
der
logische
Zustand
dann
insbesondere
logisch
FALSE.
In
particular,
assume
the
logical
status
is
logical
FALSE.
EuroPat v2
Im
dargestellten
Fall
wird
bei
dieser
Abfrage
der
logische
Zustand
0
festgestellt.
In
the
illustrated
case,
this
sampling
detects
logic
state
0.
EuroPat v2
In
der
Automatikbetriebsart
schaltet
der
logische
Zustand
eines
Ausgangsbits
das
Relais.
In
automatic
mode
the
logical
state
of
an
output
bit
switches
the
relay.
ParaCrawl v7.1
Der
logische
Zustand
der
übrigen
Signale
ist
dabei
beliebig.
In
that
case,
the
logic
states
of
the
other
signals
are
arbitrary.
EuroPat v2
Durch
das
in
den
Schieberegistern
gespeicherte
Muster
ist
somit
der
logische
Zustand
der
UND-Matrix
definiert.
Thus,
the
logic
state
of
the
AND
array
is
defined
by
the
pattern
stored
in
the
shift
registers.
EuroPat v2
Dieser
logische
Zustand
wird,
wie
oben
angedeutet,
vorliegend
als
"Mehrfachzustand"
bezeichnet.
As
suggested
above,
this
logical
state
is
referred
to
here
as
a
“multiple
state”.
EuroPat v2
Mit
den
Setz-
und
Rückstelleitungen
in
einem
inaktiven
logischen
Zustand
(logische
O)
wird
die
Verriegelungsschaltung
durch
den
Taktgeber
(C)
und
die
Datenleitungen
(D)
gesteuert.
With
the
set
and
reset
lines
at
the
inactive
logical
state
(logical
0)
the
latch
is
controlled
by
the
clock
(C)
and
data
(D)
lines.
EuroPat v2
Um
diesen
Fall
auszuschalten
wird
von
der
Ablaufsteuerung
AS
nach
Ablauf
einer
sogenannten
Totzeit
Tz
der
logische
Zustand
an
den
Eingängen
des
Schalters
Sch
erneut
abgefragt.
To
preclude
this
possibility,
the
logic
state
is
interrogated
again
at
the
inputs
of
the
switch
Sch
by
the
cycle
control
AS
after
a
so-called
dead
time
Tz
has
elapsed.
EuroPat v2
Wenn
die
Datenleitungen
einen
Übergang
von
dem
inaktiven
Zustand
in
den
aktiven
Zustand
(logische
1)
hervorrufen,
wird
der
logische
Wert
der
Datenleitungen
der
Ausgangsklemme
zugeführt.
When
the
clock
line
makes
a
transition
from
the
inactive
state
to
the
active
state
(logical
1)
the
logical
value
of
the
data
line
is
transferred
to
the
true
output
terminal.
EuroPat v2
Hierbei
wird
der
logische
Zustand
der
ersten
8
Bit
jeder
Worttaktperiode
im
10-Bit-Kanal
in
die
ersten
8
Bits
einer
entsprechenden
Worttaktperiode
des
8-Bit-Kanals
übertragen
und
umgekehrt.
The
logic
states
of
the
first
8
bits
of
each
word
period
in
the
10-bit
channel
are
transferred
into
the
first
8
bits
of
a
corresponding
word
period
of
the
8-bit
channel,
and
vice
versa.
EuroPat v2
Wird
das
Kopffeld
für
Fernsprechen
nicht
erkannt,
so
wird
der
logische
Zustand
der
16
Bits
des
Kopf-
und
Zeichenfeldes
in
das
zweite
bis
siebzehnte
Bit
einer
zugeordneten
Rahmentaktperiode
des
Datenkanals
DE
der
Zusatzdiensteinrichtung
17
übertragen.
If
the
header
for
"telephone
communication"
is
not
detected,
the
logic
states
of
the
16
bits
of
the
header
and
the
information
field
are
transferred
into
the
second
to
seventeenth
bits
of
an
associated
frame
period
of
the
data
channel
DE
of
the
additional
service
facility
17.
EuroPat v2
Eine
Gemeinsamkeit
dieser
bekannten
Lösungen
besteht
darin,
dass
eine
eingebaute
Schaltung
für
jede
LSI-Einheit
vorgeschrieben
wird,
durch
die
der
ganze
logische
Zustand
der
Einheit
in
der
Prüfung
explizit
festgelegt
und/oder
durch
Anwendung
bestimmter
Eingabe-
und
Ausgabeverfahren
an
einer
begrenzten
Anzahl
von
E/A-Anschlüssen
untersucht
werden
kann.
A
feature
all
of
these
known
solutions
have
in
common
is
that
a
built-in
circuit
is
required
for
each
LSI
unit,
by
means
of
which
the
logical
state
of
the
unit
is
explicitly
tested
in
full
and/or
is
tested
at
a
limited
number
of
I/O
pins,
using
particular
I/O
methods.
EuroPat v2
Der
logische
Zustand
des
positiven
bzw.
negativen
Signales
(langsame
bzw.
schnelle
Vortriebsgeschwindigkeit
der
Schreibtrommel)
wird
vom
Vorzeichen
des
Zwischenspeichers
ZS
bestimmt.
The
logic
state
of
the
positive
or
negative
signal
(slow
or
fast
transport
of
the
drum,
respectively),
is
determined
by
the
sign
of
the
buffer
memory
ZS.
EuroPat v2
Die
Zeitglieder
50,
51
sind
so
aufgebaut,
daß
sie
jederzeit
»retriggerbar«
sind,
d.
h.,
auch
wenn
beispielsweise
die
Funktionszeit
einer
der
beiden
Zeitglieder
50,
51
schon
zur
Hälfte
abgelaufen
ist,
kann
dieses
neu
gestartet
werden,
ohne
daß
sich
der
logische
Zustand
an
dessen
Ausgang
56
oder
54
ändert,
bis
wieder
die
ganze
Laufzeit
der
Zeitglieder
50,
51
verstrichen
ist.
The
delay
units
50
and
51
are
of
the
type
that
can
be
retriggered
or
started
at
any
time,
even
when
the
delay
of
either
unit
50
or
51
is
largely
run
out,
without
changing
the
condition
of
either
output
56
or
54
until
the
entire
delay
of
the
respective
unit
50
or
51
has
run
out
again.
EuroPat v2
Liegt
letztlich
das
Sensorsignal
U
S
im
Fensterbereich
29,
dann
ergibt
sich
an
den
Ausgängen
der
Komparatoren
18
und
19
der
logische
Zustand
EINS
und
es
findet
keine
Aktivität
statt.
If,
finally,
the
sensor
signal
US
falls
within
the
window
region
29,
the
logic
state
ONE
results
at
the
outputs
of
the
comparators
18
and
19,
and
no
activity
takes
place.
EuroPat v2
Hierbei
ändert
sich
der
logische
Zustand
am
Ausgang
des
Komparators
16
derart,
dass
die
Schalteinrichtung
17
in
einen
hochohmigen
Zustand
geschaltet
und
das
Bedienungskostenregister
R1
von
der
Vergleichseinrichtung
10
getrennt
wird.
In
this
case,
the
logic
state
at
the
output
of
the
comparator
16
changes
in
such
a
manner
that
the
switching
device
17
is
switched
into
a
high
resistance
state
and
the
operating
costs
register
R1
is
disconnected
from
the
comparison
device
10.
EuroPat v2
Wenn
die
Zahl
17
bzw.
24
erreicht
ist,
geht
der
logische
Zustand
am
Ausgang
der
NAND-Gatter
77
bzw.
78
auf
"0"
und
der
Teiler
23
wird
zurückgesetzt.
When
the
number
17
or
24
is
reached,
the
logical
status
at
the
output
of
the
NAND
gates
77
or
78
changes
to
"0"
and
the
divider
23
is
reset.
EuroPat v2
Die
Zeitglieder
50,
51
sind
so
aufgebaut,
daß
sie
jederzeit
"retriggerbar"
sind,
d.h.,
auch
wenn
beispielsweise
die
Funktionszeit
einer
der
beiden
Zeitglieder
50,
51
schon
zur
Hälfte
abgelaufen
ist,
kann
dieses
neu
gestartet
werden,
ohne
daß.sich
der
logische
Zustand
an
dessen
Ausgang
56
oder
54
ändert,
bis
wieder
die
ganze
Laufzeit
der
Zeitglieder
50,
51
verstrichen
ist.
The
delay
units
50
and
51
are
of
the
type
that
can
be
retriggered
or
started
at
any
time,
even
when
the
delay
of
either
unit
50
or
51
is
largely
run
out,
without
changing
the
condition
of
either
output
56
or
54
until
the
entire
delay
of
the
respective
unit
50
or
51
has
run
out
again.
EuroPat v2
Erst
im
Zeitabschnitt
D
ist
bei
korrekter
Drehzahl
der
Scheibe
S
und
entsprechend
korrekter
Frequenz
der
Impulse
von
der
Lichtschranke
LS
auch
der
Phasenunterschied
zwischen
diesen
Impulsen
und
den
Impulsen
am
Ausgang
Q
1
des
Johnson-Zählers
so
klein,
dass
sowohl
in
das
erste
Flip-Flop
158
als
auch
in
das
zweite
Flip-Flop
160
gleichzeitig
der
logische
Zustand
"l"
eingegeben
wird.
Only
at
the
time
interval
D,
with
correct
rotational
speed
of
the
disk
S
and
corresponding
correct
frequency
of
the
pulses
from
the
light
barrier
LS,
is
the
phase
difference
between
such
pulses
and
the
pulses
appearing
at
the
output
Q1
of
the
Johnson
counter
148
so
small
that
both
in
the
first
D-flip-flop
158
and
also
in
the
second
D-flip-flop
160
can
there
be
simultaneously
inputted
the
logic
state
"1".
EuroPat v2
Es
sind
untereinander
der
Worttakt
TW2
für
die
zu
erzeugenden
6-Bit-Worte,
der
Modenzustand
am
Modenausgang
M1
der
Umcodierlogik,
ein
Rücksatzimpuls
am
Eingang
zur
Codefehlereinblendung
und
der
logische
Zustand
am
Modeneingang
M2
der
Umcodierlogik
dargestellt.
Shown
below
one
another
are
the
word
clock
TW2
for
the
6-bit
words
to
be
generated,
the
mode
condition
at
the
mode
output
M1
of
the
code
conversion
logic,
a
reset
pulse
at
the
input
to
the
code
error
overlayer,
and
the
logical
status
at
the
mode
input
M2
of
the
code
conversion
logic.
EuroPat v2
Zusätzlich
muß
der
logische
Zustand
am
Ausgang
des
übernächsten
Laufzeitgliedes
den
Zustand
logisch
"1"
haben.
In
addition,
the
logic
state
at
the
output
of
the
next
delay
element
after
that
must
have
the
logic
state
"1".
EuroPat v2
Dieser
logische
Zustand
erscheint
zum
Zeitpunkt
EPMATHMARKEREP,
wobei
dt
die
Gatterlaufzeit
des
Flip-Flops
ist,
am
Ausgang
Q
des
Flip-Flops.
This
logical
state
appears
at
the
output
Q
of
the
flip-flop
at
the
time
tn+1+dt,
whereby
dt
is
the
gate
transit
time
of
the
flip-flop.
EuroPat v2
Bei
der
Feststellung
eines
Fehlers
wird
der
logische
Zustand
des
Blockierbits
bb
geändert,
wodurch
die
Ungültigkeit
des
gesamten
übermittelten
Telegramms
T
ausgelöst
wird.
When
an
error
is
detected,
the
logic
state
of
the
inhibit
bit
bb
is
changed,
where
the
entire
transmitted
message
T
is
then
canceled.
EuroPat v2
Auf
gleiche
Weise
wird
der
logische
Zustand
des
Synchronisierbits
sb
und
des
Blockkierbits
bb
innerhalb
der
jeweiligen
Bitperiode
verändert.
In
a
similar
manner,
the
logic
states
of
the
synchronizing
bit
sb
and
the
inhibit
bit
bb
are
changed
within
the
respective
bit
period.
EuroPat v2
Der
jeweilige
logische
Zustand
wird
durch
einen
ersten
oder
zweiten
Stromwert
übertragen,
wobei
einer
dieser
Stromwerte
auch
Null
sein
kann.
The
respective
logic
state
is
transmitted
by
a
first
or
second
current
value,
either
of
which
may
be
zero.
EuroPat v2
Für
den
in
der
Praxis
am
häufigsten
vorkommenden
Fall,
daß
es
sich
um
einen
Digital
speicher
handelt,
sei
im
Rahmen
dieses
Ausführungsbeispiels
weiter
angenommen,
daß
die
bei
einem
Lesevorgang
am
Ausgang
einer
selektierten
Speicherzelle
wiedergegebene
Speicherinformation
derart
unsymmetrisch
ist,
daß
der
logische
"0"-Zustand
früher
erscheint
als
der
logische
"1"-Zustand.
For
the
most
frequently
appearing
case
i.e.,
that
a
read
process
at
the
output
of
a
selected
memory
cell
is
asymmetrical
in
such
a
manner
that
the
logic
"0"
state
appears
earlier
than
the
logic
"1"
state.
EuroPat v2