Translation of "Complementary mos" in German
The
electronic
switches
are
preferably
complementary
MOS-FETs.
Die
elektronischen
Schalter
sind
vorzugsweise
komplementäre
MOS-FETs.
EuroPat v2
The
MOS
transistors
and
the
complementary
MOS
transistors
are
each
realized
as
a
vertical
layer
sequence.
Die
MOS-Transistoren
und
die
komplementären
MOS-Transistoren
sind
dabei
jeweils
als
vertikale
Schichtenfolge
realisiert.
EuroPat v2
A
realization
in
single
as
well
as
in
complementary
MOS
technology
is
also
possible.
Auch
eine
Darstellung
sowohl
in
einfacher
als
auch
in
komplementärer
MOS-Technik
ist
möglich.
EuroPat v2
The
current
mirror
arrangement
is
preferably
constructed
using
complementary
MOS
circuit
technology.
Die
Stromspiegelanordnung
ist
bevorzugt
in
komplementärer
MOS-Schaltungstechnik
aufgebaut.
EuroPat v2
In
other
words
the
CBi
semiconductor
device
has
at
least
one
MOS
semiconductor
component
or
complementary
MOS
semiconductor
components.
Das
heißt,
die
CBi-Halbleitervorrichtung
weist
mindestens
ein
MOS-Halbleiterbauelement
oder
komplementäre
MOS-Halbleiterbauelemente
auf.
EuroPat v2
The
invention
relates
further
to
a
method
of
producing
a
large-scale
integrated
complementary
MOS
field-effect
transistor
circuit
(CMOS
circuit).
Ferner
betrifft
die
Erfindung
Verfahren
zum
Herstellen
einer
hochintegrierten
komplementären
MOS-Feldeffektransistorschaltung
(CMOS-Schaltung).
EuroPat v2
The
two
complementary
MOS
transistors
are
controlled
by
input
signals
that
are
inverses
of
one
another,
each
conducting
or
blocking
simultaneously.
Die
beiden
komplementären
MOS-Transistoren
werden
durch
zueinander
inverse
Eingangssignale
jeweils
gleichzeitig
leitend
oder
sperrend
gesteuert.
EuroPat v2
Consequently,
the
definitive
countervailing
duties
paid
or
entered
in
the
accounts
pursuant
to
Council
Regulation
(EC)
No
1480/2003
on
imports
of
certain
electronic
integrated
circuits
known
as
Dynamic
Random
Access
Memories
(DRAMs)
manufactured
using
variations
of
metal
oxide-semiconductors
(MOS)
process
technology,
including
complementary
MOS
types
(CMOS),
of
all
types,
densities,
variations,
access
speed,
configuration,
package
or
frame
etc.,
originating
in
the
Republic
of
Korea
and
released
for
free
circulation
as
from
31
December
2007
should
be
repaid
or
remitted.
Daher
sollten
die
endgültigen
Ausgleichszölle
erstattet
oder
erlassen
werden,
die
gemäß
der
Verordnung
(EG)
Nr.
1480/2003
auf
die
Einfuhren
bestimmter
elektronischer
Mikroschaltungen,
so
genannter
DRAMs
(dynamische
Schreib-Lesespeicher
mit
wahlfreiem
Zugriff),
aller
Typen,
Speicherdichten,
Varianten,
Zugriffsgeschwindigkeiten,
Konfigurationen,
Gehäuse
oder
Rahmen
usw.,
die
nach
Varianten
der
Metalloxydhalbleiter(MOS)-Technik
einschließlich
der
CMOS-Technik
hergestellt
werden,
mit
Ursprung
in
der
Republik
Korea,
die
ab
dem
31.
Dezember
2007
in
den
zollrechtlich
freien
Verkehr
übergeführt
wurden,
entrichtet
oder
buchmäßig
erfasst
wurden.
DGT v2019
The
countervailing
duty
imposed
on
imports
of
certain
electronic
integrated
circuits
known
as
Dynamic
Random
Access
Memories
(DRAMs)
manufactured
using
variations
of
metal
oxide-semiconductors
(MOS)
process
technology,
including
complementary
MOS
types
(CMOS),
of
all
types,
densities,
variations,
access
speed,
configuration,
package
or
frame
etc.
originating
in
the
Republic
of
Korea
imposed
by
Regulation
(EC)
No
1480/2003
is
repealed
as
of
31
December
2007
and
the
proceeding
is
terminated.
Der
mit
der
Verordnung
(EG)
Nr.
1480/2003
eingeführte
Ausgleichszoll
auf
die
Einfuhren
bestimmter
elektronischer
Mikroschaltungen,
so
genannter
DRAMs
(dynamische
Schreib-Lesespeicher
mit
wahlfreiem
Zugriff),
die
nach
Varianten
der
Metalloxydhalbleiter(MOS)-Technik
einschließlich
der
CMOS-Technik
hergestellt
werden,
aller
Typen,
Speicherdichten,
Varianten,
Zugriffsgeschwindigkeiten,
Konfigurationen,
Gehäuse
oder
Rahmen
usw.,
mit
Ursprung
in
der
Republik
Korea
wird
mit
Wirkung
vom
31.
Dezember
2007
aufgehoben,
und
das
Verfahren
wird
eingestellt.
DGT v2019
The
gates
of
these
two
complementary
MOS-transistors
of
the
individual
inverter
together
form
the
signal
input
of
the
inverter,
while
its
signal
output
is
represented
by
a
circuit
point
between
the
series-connected
source-drain
paths
of
the
two
transistors
of
the
inverter.
Die
Gates
dieser
beiden
komplementären
MOS-Transistoren
des
einzelnen
Inverters
bilden
gemeinsam
den
Signaleingang
des
Inverters,
während
der
sein
Signalausgang
durch
einen
Schaltungspunkt
zwischen
den
in
Serie
liegenden
Source-Drainstrecken
der
beiden
Transistoren
des
Inverters
gegeben
ist.
EuroPat v2
The
replacement
of
the
flip-flops
which
are
customarily
used
as
comparators
and
are
equipped
exclusively
with
transistors
of
the
type
of
the
transistors
used
in
the
single-transistor
memory
cells,
by
a
comparator
constructed
in
complementary
MOS-technology,
obviously
requires
an
increase
of
the
technical
effort
provided
in
the
manufacture
of
the
memory
matrix.
Der
Ersatz
der
üblicherweise
als
Komparatoren
eingesetzten
und
ausschließlich
mit
Transistoren
vom
Typ
der
in
den
Ein-Transistor-Speicherzellen
verwendeten
Transistoren
ausgestatteten
Flip-Flops
durch
einen
in
komplementärer
MOS-Technik
ausgeführten
Komparator
bedeutet
ersichtlich
eine
Erhöhung
des
technischen
Aufwandes
bei
der
Herstellung
der
Speichermatrix.
EuroPat v2
Prior
Art
Workers
in
the
art
are
aware
of
processes
for
manufacturing
highly
integrated
complementary
MOS
field
effect
transistor
circuits
(CMOS-FET's)
wherein
different
technologies,
which
are
very
involved,
are
utilized
for
source/drain
implantation
of
n-channel
and
p-channel
transistors.
Bei
den
aus
dem
Stand
der
Technik
bekannten
Prozessen
zur
Herstellung
von
hochintegrierten
komplementären
MOS-Feldeffekttransistorschaltungen
(CMOS-Schaltungen)
werden
zur
SourcelDrain-Implantation
der
n-Kanal-
und
der
p-Kanal-Transistoren
verschiedene
Technologien,
die
sehr
aufwendig
sind,
verwendet.
EuroPat v2
The
present
patent
application
relates
to
a
method
for
manufacturing
VLSI
complementary
MOS-field
effect
transistor
circuits
(CMOS
circuits),
wherein
p-doped
or
n-doped
tubs
are
generated
in
the
silicon
substrate
for
the
acceptance
of
the
n-channel
or
p-channel
transistors
of
the
circuit.
The
corresponding
dopant
atoms
are
introduced
into
the
tubs
by
means
of
multiple
ion
implantations
for
the
purpose
of
setting
the
various
transistor
threshold
voltages.
The
masking
for
the
individual
ion
implantations
occurs
by
means
of
photosensitive
resist,
silicon
oxide,
or
silicon
nitride
structures,
and
the
manufacture
of
the
source/drain
regions
and
gate
regions
as
well
as
the
generation
of
the
intermediate
and
insulating
oxide
and
of
the
interconnect
level
is
undertaken
according
to
known
method
steps
of
MOS
technology.
Die
vorliegende
Patentanmeldung
betrifft
ein
Verfahren
zum
Herstellen
von
hochintegrierten
komplementären
MOS-Feldeffekttransistorschaltungen
(CMOS-Schaltungen),
bei
dem
für
die
Aufnahme
der
n-
bzw.
p-Kanal-Transistoren
der
Schaltung
im
Siliziumsubstrat
p-
bzw.
n-dotierte
Wannen
erzeugt
werden,
in
welche
zur
Einstellung
der
verschiedenen
Transistoreinsatzspannungen
die
entsprechenden
Dotierstoffatome
durch
mehrfache
lonenimplantationen
eingebracht
werden,
wobei
die
Maskierung
für
die
einzelnen
Ionen-Implantationen
durch
Fotolack-und/oder
durch
Siliziumoxid-
bzw.
SiliziumnitridStrukturen
erfolgt
und
bei
dem
die
Herstellung
der
Source/Drain-
und
Gate-Bereiche
sowie
die
Erzeugung
des
Zwischen-
und
Isolationsoxids
und
der
Leiterbahnebene
nach
bekannten
Verfahrensschritten
der
MOS-Technologie
vorgenommen
wird.
EuroPat v2
BACKGROUND
OF
THE
INVENTION
Field
of
the
Invention
The
present
invention
is
directed
to
a
circuit
containing
integrated
bipolar
and
complementary
MOS
transistors
on
a
common
substrate
wherein
suitably
doped
wells
are
provided
in
the
substrate
for
accepting
p-channel
or
n-channel
transistors,
the
wells
forming
the
collector
of
the
bipolar
transistor.
Die
Erfindung
betrifft
eine
integrierte
Bipolar-
und
komplementäre
MOS
(=CMOS)-Transistoren
auf
einem
gemeinsamen
Substrat
enthaltende
Schaltung,
bei
der
für
die
Aufnahme
der
p-
bzw.
n-Kanal-Transistoren
im
p-
bzw.
n-dotierten
Substrat
n-
bzw.
p-dotierte
Wannen
vorgesehen
sind
und
die
n-
bzw.
p-dotierten
Wannen
isolierte
npn-
bzw.
pnp
Bipolartransistoren
enthalten,
wobei
die
n-
bzw.
p-dotierten
Wannen
den
Kollektor
des
Transistors
bilden,
sowie
Verfahren
zu
ihrer
Herstellung.
EuroPat v2
In
integrated
circuits
of
this
species
in
complementary
MOS
technology,
parasitic
pnpn
paths
between
the
supply
voltage
and
the
ground
occur
that
are
similar
to
a
thyristor.
Bei
integrierten
Schaltungen
dieser
Art
in
komplementärer
MOS-Technologie
treten
parasitäre
pnpn-Pfade
zwischen
der
Versorgungsspannung
und
der
Masse
auf,
die
einem
Thyristor
ähnlich
sind.
EuroPat v2
In
integrated
circuits
of
this
species
in
complementary
MOS
technology,
parasitic
pnpn
paths
between
the
supply
voltage
(VDD)
and
the
ground
(Vss)
occur
that
are
similar
to
a
thyristor.
Bei
integrierten
Schaltungen
dieser
Art
in
komplementärer
MOS-Technologie
treten
parasitäre
pnpn-Pfade
zwischen
der
Versorgungsspannung
(V
DD)
und
der
Masse
(V
SS)
auf,
die
einem
Thyristor
ähnlich
sind.
EuroPat v2
This
is
caused
by
the
fact
that
the
complementary
MOS-transistors
in
the
switch
are
correctly
brought
into
the
conducting
condition
by
a
positive
bias,
that
however
the
change
into
their
blocked
condition
is
performed
only
by
dropping
this
bias.
Dies
rührt
daher,
dassdie
komplementären
MOS-Transistoren
im
Lastkreis
zwar
durch
eine
positive
Vorspannung
einwandfrei
in
den
leitenden
Zustand
geschaltet
werden,
dass
hingegen
die
Umschaltung
in
den
gesperrten
Zustand
nur
durch
Wegnahme
dieser
Vorspannung
erfolgt.
EuroPat v2
Heretofore
known
solutions
of
the
last-mentioned
problems
are
based
upon
the
use
of
inverters
constructed
from
complementary
MOS
transistors.
Bekannte
Lösungen
der
zuletzt
genannten
Probleme
sind
auf
die
Anwendung
von
aus
komplementären
MOS-Transistoren
aufgebauten
Invertern
basiert.
EuroPat v2
However,
with
a
transfer
of
these
process
steps
into
the
manufacture
of
complementary
MOS
field
effect
transistor
circuits
(CMOS
circuits)
difficulties
arise
because
a
rounding
of
the
rims
and
edges
in
the
contact
hole
areas
can
only
be
performed
before
the
etching
of
the
contact
holes.
Otherwise,
the
p+
regions
would
be
uncovered
and
a
depletion
of
doping
materials
would
occur
in
these
regions
due
to
the
applied
high
temperature.
Bei
der
Übertragung
der
Prozeßschritte
auf
die
Herstellung
von
komplementären
MOS-Feldeffekttransistorschaltungen
(CMOS-Schaltungen)
ergeben
sich
jedoch
Schwierigkeiten,
weil
das
Verrunden
der
Ränder
und
Kanten
in
den
Kontaktlochbereichen
nur
noch
vor
der
Kontaktlochätzung
durchgeführt
werden
kann,
weil
sonst
die
p
+-
Bereiche
freiliegen
und
eine
Verarmung
an
Dotierstoff
in
diesen
Bereichen
durch
die
angewandten
hohen
Temperaturen
stattfindet.
EuroPat v2
In
comparison
to
the
method
described
in
European
Patent
Application
No.
0
101
000,
the
method
of
the
present
invention
has
the
advantage
of
simultaneous
manufacture
of
complementary
MOS
(CMOS)
transistors
with
bipolar
transistors
being
generated
in
the
n-wells
and
having
buried
n+
-doped
zones
and
deep
collector
terminals
annularly
placed
into
the
wells,
thus
resulting
in
a
reduction
of
the
collector
series
resistance
as
well
as
an
increased
latch-up
hardness
of
the
circuit.
Gegenüber
dem
in
der
europäischen
Patentanmeldung
0
101
000
beschriebenen
Verfahren
weist
das
erfindungsgemäße
Verfahren
den
Vorteil
der
gleichzeitigen
Herstellung
von
komplementären
MOS
(CMOS)-Transistoren
mit
in
den
n-Wannen
erzeugten
Bipolar-Transistorstrukturen
mit
vergräbenen
n+-dotierten
Zonen
und
ringförmig
in
die
Wannen
gelegten
tiefen
Kollektoranschlüssen
auf,
die
eine
Veringerung
des
Kollektorbahnwiderstandes,
sowie
eine
erhöhte
Latch-up-Festigkeit
der
Schaltung
zur
Folge
haben.
EuroPat v2
An
embodiment
of
a
static
memory
cell
according
to
the
present
invention
includes
two
complementary
transistors,
preferably
MOS
field
effect
transistors
("MOSFETs"),
which
can
be
connected
directly,
with
positive
feedback,
without
additional
components,
so
that
the
drain
output
of
each
transistor
is
directly
connected
with
the
source
input
of
the
other
transistor.
Demgemäß
besteht
der
wesentliche
Erfindungsgedanke
darin,
die
Speicherzelle
aus
zwei
komplementären
Transistoren,
vorzugsweise
MOS-Feldeffekttransistoren,
aufzubauen,
die
ohne
weitere
Bauelemente
direkt
miteinander
in
Mitkoppelung
geschaltet
sind,
so
daß
der
Ausgang
jedes
Transistors
direkt
mit
dem
Eingang
des
anderen
Transistors
verbunden
ist.
EuroPat v2