Übersetzung für "Parallel adder" in Deutsch
The
digital
signal
B
from
the
output
of
the
analog-to-digital
converter
6
is
supplied
to
a
parallel
adder
7.
Das
digitale
Signal
B
vom
Ausgang
des
Analog-Digital-Wandlers
6
wird
einem
Parallel-Addierer
7
zugeführt.
EuroPat v2
In
the
case
of
a
parallel
adder,
the
switching-signal
source
is
formed
by
the
carry
output
of
the
respective
preceding
adding
stage.
Die
Schaltsignalquelle
wird
im
Fall
eines
Paralleladdierwerks
durch
den
Übertragausgang
der
je
vorausgehenden
Addierstufe
gebildet.
EuroPat v2
An
embodiment
of
a
parallel
adder
with
four
adding
stages
is
shown
in
FIG.
5.
Ein
erfindungsgemäßes
Paralleladdierwerk
mit
vier
Addierstufen
ist
als
Beispiel
in
Fig.
5
gezeigt.
EuroPat v2
Compared
to
the
prior
art
arrangements,
a
considerable
space
saving
and
reduction
of
power
dissipation
are
achieved
on
the
semiconductor
body
of
the
integrated
parallel
adder
by
the
use
of
the
novel
EXCLUSIVE-NOR
gate
having
only
three
transistors.
Ferner
ergibt
sich
gegenüber
vergleichbaren
Anordnungen
durch
die
Verwendung
des
speziell
beanspruchten
Äquivalenzglieds
mit
nur
drei
Transistoren
eine
erhebliche
Flächen-
und
Verlustleistungseinsparung
auf
dem
Halbleiterkörper
des
integrierten
Paralleladdierers.
EuroPat v2
If
the
noise-free
burst
signal
and
the
noise
component
are
designated
by
BA
and
N,
respectively,
a
sum
signal
of
2BA+N
appears
at
the
output
of
the
parallel
adder
AD,
i.e.,
the
effect
of
the
noise
component
is
reduced
by
a
factor
of
2.
Bezeichnet
man
zur
Veranschaulichung
dieses
Effekts
das
rauschbefreite
Burstsignal
mit
BA
und
den
Rauschanteil
mit
N
so
ist
am
Ausgang
des
Parallel-Addierers
AD
ein
Summensignal
von
2BA
zu
entnehmen,
d.h.
die
Wirkung
des
Rauschanteils
ist
um
den
Faktor
2
vermindert.
EuroPat v2
The
parallel
adder
7
has
a
number
of
channels
which
are
sufficient
to
fully
detect
the
received
pulse
for
the
greatest
and
the
smallest
range
of
the
system.
Der
Parallel-Addierer
7
hat
eine
Anzahl
von
Kanälen,
die
ausreicht,
den
Empfangsimpuls
für
die
größte
und
kleinste
Reichweite
der
Anordnung
voll
zu
erfassen.
EuroPat v2
To
determine
the
threshold,
the
analog-to-digital
converter
6
can
be
connected
to
the
logical
element
20
and
have
an
additional
n+1
bit
which
is
not
forwarded
to
parallel
adder
7.
When
this
bit
is
set
by
the
input
signal,
the
logical
element
20
switches
in
the
differentiating
element
21.
Zur
Festlegung
der
Schwelle
kann
der
Analog-Digital-Wandler
6
mit
dem
logischen
Glied
20
verbunden
sein
und
ein
zusätzliches
n
+
1
Bit
aufweisen,
das
nicht
an
den
Parallel-Addierer
7
weitergeleitet
wird,
und
bei
dessen
Setzen
durch
das
Eingangssignal
das
logische
Glied
20
das
Differenzierglied
21
einschaltet.
EuroPat v2
Performance
is
improved
if
the
evaluating
device
10
continuously
evaluates
the
output
signal
of
the
parallel
adder
7
and
determines
a
measure
of
the
uncertainty
of
the
delay
or
distance
value
caused
by
noise,
and
compares
this
measure
with
a
predetermined
nominal
value.
Vorteilhafter
ist
es,
wenn
die
Auswerteeinrichtung
10
das
Ausgangssignal
des
Parallel-Addierers
7
fortlaufend
auswertet
und
ein
Maß
für
die
durch
das
Rauschen
verursachte
Unsicherheit
des
Laufzeit-
bzw.
Entfernungswerts
bestimmt
und
dieses
Maß
mit
einem
vorgesehenen
Sollwert
vergleicht.
EuroPat v2
The
second
and
third
parallel
comparators
K2,
K3
determine
whether
the
output
signal
of
the
parallel
adder
AD
lies
between
the
two
reference
values.
If
it
lies
outside
these
two
reference
values,
i.e.,
if
it
is
either
too
small
or
too
large,
corresponding
signals
will
be
applied
to
the
first
up-down
counter
Z1,
which
cause
the
counter
to
count
up
or
down.
Mittels
des
zweiten
und
dritten
Parallel-
Komparators
K2,
K3
wird
festgestellt,
ob
das
Ausgangssignal
des
Parallel-Addierers
AD
zwischen
den
beiden
Referenzwerten
liegt,
liegt
es
außerhalb
dieser
beiden
Referenzwerte,
ist
es
also
entweder
zu
klein
oder
zu
groß,
so
werden
entsprechende
Signale
dem
ersten
Vorwärts-Rückwärts-Zähler
Z1
zugeführt,
die
ihn
in
Vorwärts-
oder
Rückwärts-Richtung
zählen
lassen.
EuroPat v2
For
example,
if
the
digital
color
signals
are
eight-digit
signals,
and
the
individual
stages
use
the
binary
system,
the
eight-digit
binary
number
11111111
at
the
output
of
the
fourth
parallel
adder
a4
will
be
assigned
to
the
full
output
control
range,
which
means
that
the
preset
maximum
color
overload
occurs
at
this
numerical
value.
Wenn
also
beispielsweise
die
digitalen
Farb
signale
jeweils
achtstellig
sind
und
die
einzelnen
Stufen
im
natürlichen
Dualsystem
arbeiten,
soll
der
achtstelligen
Dualzahl
11111111
am
Ausgang
des
vierten
Paralleladdierers
a4
der
volle
Ausgangs-Aussteuerbereich
zugeordnet
sein,
was
bedeutet,
daß
bei
diesem
Zahlenwert
auch
die
vorgesehene
maximale
Übersättigung
auftritt.
EuroPat v2
A
complete
simultaneity
of
the
combination,
however,
is
opposed
by
the
processing
of
the
carries
which
must,
under
given
conditions,
be
carried
from
one
group
into
the
next.
Their
throughput
time
defines
the
processing
time
of
a
parallel
adder.
Einer
völlig
gleichzeitigen
Verknüpfung
steht
jedoch
die
Verarbeitung
der
Überträge
entgegen,
die
gegebenenfalls
von
einer
Gruppe
in
die
nächste
übertragen
werden
müssen,
weshalb
die
Verarbeitungszeit
eines
Paralleladdierers
von
der
Durchlaufzeit
der
Überträge
bestimmt
wird.
EuroPat v2
If
strong
pulses
are
received
due
to
a
close
or
strongly
reflecting
object,
the
analog-to-digital
converter
or,
after
a
few
added-together
pulses,
the
parallel
adder
will
be
overdriven.
Treten
durch
nahe
oder
stark
reflektierende
Objekte
hohe
empfangene
Impulse
auf,
so
wird
der
Analog-Digital-Wandler
oder
nach
wenigen
aufaddierten
Impulsen
der
Parallel-Addierer
übersteuert.
EuroPat v2
The
evaluating
circuit
10
determines
from
the
data
field
at
point
C,
at
the
output
of
the
parallel
adder
7,
the
delay
of
the
light
pulse
or
equivalently
the
distance
between
receiver
3
and
object
2,
and
forwards
these
values
to
a
measurement
value
display
12,
a
measurement
value
memory
13
and/or
a
processor
14.
Die
Auswerteeinrichtung
10
bestimmt
aus
dem
Datenfeld
C
am
Ausgang
des
Parallel-Addierers
7
die
Laufzeit
des
Lichtimpulses
bzw.
den
Abstand
zwischen
Empfänger
3
und
Objekt
2
und
gibt
diese
an
eine
Meßwertanzeige
12,
einen
Meßwertspeicher
13
und/oder
eine
Verarbeitungseinrichtung
14
weiter.
EuroPat v2
Thus,
parallel
adder
7,
having
a
particular
number
of
channels,
is
utilized
efficiently
for
light
pulses
having
a
short
delay
by
stretching
the
time
scale,
or
the
delay
per
channel,
to
further
improve
measuring
accuracy.
Der
Parallel-Addierers
7
mit
einer
bestimmten
Anzahl
von
Kanälen
wird
so
für
die
Lichtimpulse
mit
kurzer
Laufzeit
durch
Strecken
der
Zeitskala
(Laufzeit
pro
Kanal)
gut
ausgenutzt,
so
daß
eine
weitere
Verbesserung
der
Meßgenauigkeit
erreicht
wird.
EuroPat v2
At
the
same
time,
the
parallel
adder
7
is
reset
to
zero
and
the
held
switching
state
of
the
logical
element
20
is
released
so
that
the
next
input
signal
pulse
is
again
compared
with
the
threshold
value.
Gleichzeitig
wird
der
Parallel-Addierer
7
auf
Null
zurückgesetzt
und
der
gehaltene
Schaltzustand
des
logischen
Glieds
20
wird
freigegeben,
so
daß
der
nächstfolgende
Eingangssignalimpuls
wieder
mit
dem
Schwellwert
verglichen
wird.
EuroPat v2
The
received,
digitized
sampled
values
within
one
sampling
interval
are
read
into
a
parallel
adder
at
the
clock
rate
of
the
sampling
frequency
and
are
stored
during
the
first
sampling
interval.
Die
erhaltenen,
digitalisierten
Abtastwerte
innerhalb
eines
Abtastintervalls
werden
im
Takt
der
Abtastfrequenz
in
einen
Parallel-Addierer
eingelesen
und
während
des
ersten
Abtastintervalls
gespeichert.
EuroPat v2
The
evaluating
device
10
is
designed
such
that,
when
the
differentiating
element
21
is
switched
in,
the
evaluating
device
determines
the
channel
in
which
a
basic
level
corresponding
to
a
mean
value
of
noise
between
the
two
extremes,
different
from
the
noise,
of
the
signal
C
summed
together
in
parallel
adder
7
is
present.
Gegenüber
der
bekannten
Ausführung
muß
die
Auswerteeinrichtung
10
so
ausgebildet
werden,
daß
sie
bei
eingeschaltetem
Differenzierglied
21
den
Kanal
bestimmt
in
dem
ein
dem
Mittelwert
des
Rauschens
entsprechender
Grundpegel
zwischen
zwei
vom
Rauschen
unterschiedenen
Extrema
des
im
Parallel-Addierer
7
aufsummierten
Signals
C
vorliegt.
EuroPat v2
BACKGROUND
OF
THE
INVENTION
Field
of
the
Invention
The
present
invention
relates
to
a
parallel
adder
with
a
carry
between
adjacent
adding
stages,
each
of
which
has
two
data
input
terminals
and
a
carry-generating
circuit
having
a
carry
input
terminal
and
a
carry
output
terminal.
Die
Erfindung
betrifft
ein
Paralleladdierwerk
mit
Übertrag
zwischen
benachbarten
Addierstufen,
wobei
jede
Addierstufe
zwei
Eingangsdatenanschlüsse
und
eine
Übertragbildungsschaltung
mit
einem
Eingangsübertraganschluß
und
einem
Ausgangsübertraganschluß
aufweist,
die
aus
von
der
Addierstufe
zu
addierenden
Eingangsdatensignalen
und
einem
ihr
zugeführten
Eingangsübertragssignal
ein
Ausgangsübertragsignal
erzeugt.
EuroPat v2
The
invention
is
based
on
recognition
that
in
a
parallel
adder
with
ripple-through
carry,
the
total
computing
time
is
determined
primarily
by
the
time
required
to
form
the
carry.
Der
Erfindung
liegt
die
Erkenntnis
zugrunde,
daß
bei
einem
Paralleladdierwerk
mit
geschlungenem
Übertrag
die
Gesamtrechenzeit
überwiegend
durch
den
Zeitbedarf
für
die
Übertragbildung
bestimmt
wird.
EuroPat v2
The
above
relation
shows
that
the
carry-generating
time
Tc
is
proportional
to
the
number
of
adding
stages
of
the
parallel
adder.
Die
obige
Beziehung
zeigt,
daß
bei
der
Gesamtrechenzeit
die
Übertragbildungszeit
Tc
proportional
zur
Anzahl
der
Addierstufen
des
Paralleladdierwerks
eingeht.
EuroPat v2
Since
the
carry-generating
circuit
of
each
of
the
adding
stages
of
the
parallel
adder
according
to
the
invention
includes
only
one
switching
transistor
which
must
be
switched
by
the
carry
signal
from
the
preceding
adding
stage,
the
input
capacitance
whose
charge
has
to
be
reversed
is
reduced
to
one-half
as
compared
to
conventional
push-pull
technology,
e.g.,
CMOS
technology.
Da
die
Addierstufen
des
erfindungsgemäßen
Paralleladdierwerks
in
ihrer
Übertragbildungsschaltung
je
nur
noch
einen
Schalttransistor
aufweisen,
der
von
dem
Übertragsignal
der
vorausgehenden
Addierstufe
geschaltet
werden
muß,
ist
gegenüber
herkömmlicher
Gegentakt-Technik,
beispielsweise
CMOS-Technik,
eine
Reduzierung
der
umzuladenden
Eingangskapazität
auf
die
Hälfte
erreicht
worden.
EuroPat v2
Such
a
parallel
adder
has
a
number
of
adding
stages
corresponding
to
the
number
of
bits
of
the
data
words.
Each
of
the
adding
stages
is
fed
with
two
data
input
signals
and
a
carry
signal
from
which
it
forms
a
sum,
and
possibly
generates
a
carry
signal
to
be
forwarded
to
the
next
adding
stage.
Ein
solches
Paralleladdierwerk
weist
eine
bestimmte,
der
Bit-Zahl
der
Datenwörter
entsprechende
Anzahl
von
Addierstufen
auf,
denen
je
zwei
Eingangsdatensignale
und
ein
Übertragsignal
zugeführt
werden,
aus
denen
sie
je
eine
Summe
bilden,
gegebenenfalls
unter
Erzeugung
eines
an
die
nächstfolgende
Addierstufe
weiterzugebenden
Übertragsignals.
EuroPat v2