Translation of "Gate delay" in German

The leading edge of the c7-signal follows the trailing edge of the c6-signal after a gate delay.
Die Anstiegsflanke des c7-Signals folgt der Abstiegsflanke des c6-Signals um eine Gatterlaufzeit verzögert.
EuroPat v2
The actual gate delay of each element is controlled by signal VCS.
Die tatsächliche Gatter-Signalverzögerung jedes Elementes wird durch das Signal VCS geregelt.
EuroPat v2
As the curve varies, the gate delay varies.
Wenn die Kurve sich ändert, ändert sich die Gatter-Signalverzögerung.
EuroPat v2
All chips will have the same gate delay.
Alle Halbleiterchips haben die gleiche Gatter-Signalverzögerung.
EuroPat v2
The Quad Gate Delay is a four-channel, partly voltage-controllable rhythm generator with delay logic.
Das Quad Gate Delay ist ein vierkanaliger, teils spannungssteuerbarer Rhythmusgenerator mit Verzögerungslogik.
ParaCrawl v7.1
The subsequent flip-flop FF having a short gate delay is set to “1”.
Das nachfolgende Flip-Flop FF mit kurzer Gatterlaufzeit wird auf 1 gesetzt.
EuroPat v2
A gate, compressor and delay is also available on all mixing channels.
Zusätzlich ist in allen Mixing Kanälen ein Gate, Compressor und Delay vorhanden.
ParaCrawl v7.1
This delay time is then changed less than an inverter delay time (gate delay time).
Diese wird dabei um einen kleineren Betrag als eine Inverterlaufzeit (Gatterlaufzeit) verändert.
EuroPat v2
This circuit will oscillate at a frequency which is dependent upon the gate delay of the N elements.
Diese Schaltung schwingt bei einer Frequenz, die abhängig ist von der Gatter-Signalverzögerung der N Elemente.
EuroPat v2
Each gate delay change results in a change of frequency of signal RLF.
Jede Änderung in der Gatter-Signalverzögerung resultiert in einer Änderung der Frequenz des Signals RLF.
EuroPat v2
Thus, this magnitude is determinative of the constant speed or gate delay of the logic circuits receiving the signal VCS.
Daher ist diese Größe bestimmend für die konstante Schaltgeschwindigkeit oder Gatter-Signalverzögerung der logischen Schaltungen, die das Signal VCS empfangen.
EuroPat v2
For this reason, all flip flops can also be combined in accordance with this pattern to form one group having only one gate transit time delay for the Ai signal.
Daher können nach diesem Muster auch alle Flip-Flops zu einer Gruppe mit nur einer Gatterlaufzeit Verzögerung für das Ai-Signal zusammengefaßt werden.
EuroPat v2
If a positive edge occurs in the series switching signal Ai, this signal then having a gate delay developed in the OR gate OCA16 passes through the decision circuit CA. The input data are transferred to the D flip-flop DFF1 . . . DFF16 so that each flip-flop whose associated counter showed an initial count exceeding zero now has the "HIGH" state at its non-inverting output.
Tritt nun eine positive Flanke im Serienschaltsignal Ai auf, so durchläuft dieses Signal mit einer durch die Laufzeit in der ODER-Schaltung OCA16 verursachten Gatter-Verzögerung die Entscheiderschaltung CA und die Eingangsdaten werden in die D-Flip-Flops DFF1...DFF16 übernommen, so daß jedes Flip-Flop, dessen zugehöriger Zähler den Ausgangszustand größer als Null aufwies, nun an seinem nichtinvertierenden Ausgang den Kennzustand "HIGH" hat.
EuroPat v2
A coincidence unit, whose two inputs are connected with the outputs of the discriminator and the delay gate unit, creates at its output a logical pulse exactly when a pulse occurs at the output of the discriminator during a gate open pulse at the output of the delay gate unit.
Eine Koinzidenzeinheit, deren zwei Eingänge mit den Ausgängen des Diskriminators und der "delay-gate"-Einheit verbunden sind, erzeugt an ihrem Ausgang genau dann einen logischen Impuls, wenn am Ausgang des Diskriminators ein Impuls während eines "gate open"-Impulses am Ausgang der "delay-gate"-Einheit auftritt.
EuroPat v2
If then a positive edge occurs in the series switching signal Ai, this signal passes through the decision circuit CA with a gate delay caused by the transit time in the OR circuit OCA16 and the input data are transferred into the D-type flip flops DFF1 . . . DFF16 so that each flip flop, the associated counter of which had an output state of greater than zero, now has the significant state "HIGH" at its non-inverting output.
Tritt nun eine Positive Flanke im Serienschaltsignal Ai auf, so durchläuft dieses Signal mit einer durch die Laufzeit in der ODER-Schaltung OCA16 verursachten Gat­ter-Verzögerung die Entscheiderschaltung CA und die Ein­gangsdaten werden in die D-Flip-Flops DFF1...DFF16 über­nommen, so daß jedes Flip-Flop, dessen zugehöriger Zähler den Ausgangszustand größer als Null aufwies, nun an sei­nem nichtinvertierenden Ausgang den Kennzustand "HIGH" hat.
EuroPat v2
In the illustrative embodiment of the invention disclosed herein, the logic circuit whose gate delay (or speed) is to be controlled is a current switch (or ECL) as shown in FIG.
Bei dem hier offenbarten Ausführungsbeispiel der Erfindung ist der logische Schaltkreis, dessen Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) geregelt werden soll, ein Stromübernahmeschalter (emittergekopelter Logikschaltkreis) wie er in Fig.
EuroPat v2
FIG. 10 is a representative current switch logic (ECL) circuit whose gate delay (or speed) is regulated, in accordance with the invention, by the Delay Regulator.
Figur 10 einen als Stromübernahmeschalter ausgeführten Logikschaltkreis (emittergekoppelte Logik), dessen Gatter-Signalverzögerung (oder Schaltgeschwindigkeit) gemäß der Erfindung durch den Regler für die Signalverzögerung geregelt wird;
EuroPat v2

Related phrases

with delay delay delay with to be in delay
Gate delayment gate delay for the delay
gate-to-gate or-gate