Übersetzung für "Half adder" in Deutsch
																						One
																											of
																											the
																											signals
																											p
																											or
																											pn,
																											output
																											by
																											the
																											half-adder
																											HA1,
																											is
																											the
																											correct
																											result.
																		
			
				
																						Eines
																											der
																											von
																											dem
																											Halbaddierer
																											HA1
																											abgegebenen
																											Signale
																											p
																											bzw.
																											pn
																											ist
																											das
																											richtige
																											Ergebnis.
															 
				
		 EuroPat v2
			
																						Generally,
																											the
																											two
																											carry
																											logic
																											elements
																											of
																											each
																											stage
																											have
																											a
																											selection
																											logic
																											element
																											allocated
																											to
																											them
																											in
																											the
																											described
																											manner,
																											whereby
																											its
																											output
																											is
																											respectively
																											conducted
																											to
																											the
																											carry
																											input
																											of
																											the
																											second
																											half-adder
																											of
																											the
																											adjacent,
																											higher-order
																											stage.
																		
			
				
																						Ganz
																											allgemein
																											ist
																											den
																											beiden
																											Übertragsloqikschaltungen
																											jeder
																											Stufe
																											eine
																											Auswahllogikschaltung
																											in
																											der
																											beschriebenen
																											Weise
																											zugeordnet,
																											wobei
																											deren
																											Ausgang
																											jeweils
																											an
																											den
																											Übertraqseingang
																											des
																											zweiten
																											Halbaddierers
																											der
																											benachbarten,
																											höherwertigen
																											Stufe
																											geführt
																											ist.
															 
				
		 EuroPat v2
			
																						Since
																											only
																											the
																											input
																											value
																											is
																											to
																											be
																											changed
																											only
																											by
																											the
																											value
																											1
																											in
																											the
																											calculation
																											mechanisms
																											25
																											and
																											26,
																											in
																											each
																											case,
																											they
																											can
																											be
																											structured
																											in
																											correspondingly
																											simple
																											manner,
																											in
																											that
																											they
																											contain
																											only
																											one
																											known
																											half-adder
																											or
																											half-subtractor
																											stage
																											per
																											bit
																											position,
																											with
																											this
																											stage
																											in
																											turn
																											consisting
																											of
																											only
																											two
																											gates.
																		
			
				
																						Da
																											in
																											den
																											Rechenwerken
																											25
																											und
																											26
																											jeweils
																											nur
																											ihre
																											Eingangsgröße
																											um
																											den
																											Wert
																											1
																											zu
																											verändern
																											ist,
																											können
																											sie
																											entsprechend
																											einfach
																											aufgebaut
																											sein,
																											indem
																											sie
																											pro
																											Bitstelle
																											jeweils
																											nur
																											eine
																											an
																											sich
																											bekannte
																											Halbaddierer-
																											bzw.
																											Halbsubtrahiererstufe
																											enthalten,
																											welche
																											ihrerseits
																											nur
																											aus
																											zwei
																											Gattern
																											besteht.
															 
				
		 EuroPat v2
			
																						An
																											intermediate
																											sum
																											tappable
																											at
																											the
																											output
																											2
																											of
																											half-adder
																											1
																											is
																											supplied
																											to
																											the
																											first
																											input
																											of
																											a
																											second
																											half-adder
																											3
																											at
																											whose
																											second
																											input
																											a
																											carry
																											Ei+m
																											from
																											the
																											adjacent
																											stage
																											STi+m-1
																											of
																											lower
																											order
																											is
																											present.
																		
			
				
																						Eine
																											am
																											Ausgang
																											2
																											von
																											1
																											abgreifbare
																											Zwischensumme
																											wird
																											dem
																											ersten
																											Eingang
																											eines
																											zweiten
																											Halbaddierers
																											3
																											zugeführt,
																											an
																											dessen
																											zweitem
																											Eingang
																											ein
																											Übertrag
																											E
																											i+m
																											von
																											der
																											benachbarten
																											Stufe
																											ST
																											i+m-1
																											niedrigerer
																											Wertigkeit
																											liegt.
															 
				
		 EuroPat v2
			
																						Mutually
																											corresponding,
																											first
																											inputs
																											of
																											the
																											circuits
																											4
																											and
																											5
																											are
																											thus
																											connected
																											to
																											the
																											output
																											8
																											of
																											the
																											half-adder
																											1
																											at
																											which
																											the
																											carry
																											formed
																											therein
																											appears.
																		
			
				
																						Dabei
																											sind
																											einander
																											entsprechende,
																											erste
																											Eingänge
																											der
																											Schaltungen
																											4
																											und
																											5
																											mit
																											dem
																											Ausgang
																											8
																											des
																											Halbaddierers
																											1
																											verbunden,
																											an
																											dem
																											der
																											in
																											diesem
																											gebildete
																											Übertrag
																											erscheint.
															 
				
		 EuroPat v2
			
																						Second
																											inputs
																											of
																											the
																											circuits
																											4
																											and
																											5
																											which
																											likewise
																											mutually
																											correspond
																											are
																											connected
																											to
																											the
																											output
																											2
																											of
																											the
																											half-adder
																											1.
																		
			
				
																						Zweite
																											Eingänge
																											der
																											Schaltungen
																											4
																											und
																											5,
																											die
																											ebenfalls
																											einander
																											entsprechen,
																											sind
																											mit
																											dem
																											Ausgang
																											2
																											des
																											Halbaddierers
																											1
																											verbunden.
															 
				
		 EuroPat v2
			
																						A
																											carry
																											logic
																											element
																											31
																											whose
																											inputs
																											are
																											connected
																											to
																											the
																											carry
																											output
																											32
																											of
																											the
																											half-adder
																											27,
																											to
																											the
																											output
																											28,
																											and
																											to
																											the
																											terminal
																											30
																											forms
																											the
																											carry
																											of
																											the
																											stage
																											ST0
																											and
																											conducts
																											this
																											both
																											to
																											the
																											carry
																											logic
																											element
																											31'
																											as
																											well
																											as
																											to
																											the
																											second
																											half-adder
																											29'
																											of
																											the
																											following
																											stage
																											STs
																											of
																											the
																											group
																											GO.
																		
			
				
																						Eine
																											Übertragslogikschaltung
																											31,
																											deren
																											Eingänge
																											mit
																											dem
																											Übertragsausgang
																											32
																											des
																											Halbaddierers
																											27,
																											dem
																											Ausgang
																											28
																											und
																											dem
																											Anschluß
																											30
																											verbunden
																											sind,
																											bildet
																											den
																											Übertrag
																											der
																											Stufe
																											ST
																											0
																											und
																											führt
																											diesen
																											sowohl
																											der
																											Übertragslogikschaltung
																											31'
																											als
																											auch
																											dem
																											zweiten
																											Halbaddierer
																											29'
																											der
																											nachfolgenden
																											Stufe
																											ST
																											s
																											der
																											Gruppe
																											GO
																											zu.
															 
				
		 EuroPat v2
			
																						The
																											sum
																											output
																											Si0
																											of
																											the
																											first
																											full
																											adder
																											10a
																											is
																											supplied
																											to
																											a
																											further
																											adder,
																											for
																											example
																											a
																											half
																											adder,
																											or
																											to
																											an
																											EXCLUSIVE
																											OR
																											(EXOR)
																											circuit
																											11.
																		
			
				
																						Der
																											Summenausgang
																											S
																											0
																											i
																											des
																											ersten
																											Volladdierers
																											10a
																											wird
																											einem
																											weiteren
																											Addierer,
																											beispielsweise
																											einem
																											Halbaddierer
																											oder
																											einer
																											EX-OR-Schaltung
																											zugeführt.
															 
				
		 EuroPat v2
			
																						The
																											output
																											thereof
																											is
																											connected
																											to
																											the
																											first
																											input
																											of
																											a
																											second
																											NOR
																											element
																											34
																											whose
																											output
																											represents
																											the
																											output
																											2"
																											of
																											the
																											half-adder.
																		
			
				
																						Der
																											Ausgang
																											desselben
																											ist
																											mit
																											dem
																											ersten
																											Eingang
																											eines
																											zweiten
																											NOR-Gliedes
																											34
																											verbunden,
																											dessen
																											Ausgang
																											den
																											Ausganq
																											2''
																											des
																											Halbaddierers
																											darstellt.
															 
				
		 EuroPat v2
			
																						Since
																											the
																											carry
																											is
																											not
																											required
																											in
																											the
																											case
																											of
																											the
																											highest-order
																											half-adder,
																											only
																											the
																											inverted
																											partial
																											product
																											bit
																											b
																											has
																											to
																											be
																											wired
																											(this
																											has
																											already
																											taken
																											place
																											in
																											the
																											further
																											adder
																											rows
																											of
																											the
																											multiplier
																											in
																											FIG.
																											6).
																		
			
				
																						Da
																											beim
																											höchstwertigen
																											Halbaddierer
																											der
																											Übertrag
																											nicht
																											benötigt
																											wird,
																											muß
																											nur
																											das
																											invertierte
																											Partialproduktbit
																											EPMATHMARKEREP
																											verdrahtet
																											werden
																											(dies
																											ist
																											in
																											den
																											weiteren
																											Addiererreihen
																											des
																											Multiplizierers
																											in
																											Figur
																											6
																											bereits
																											erfolgt).
															 
				
		 EuroPat v2
			
																						Of
																											course,
																											a
																											transformation
																											in
																											accordance
																											with
																											formula
																											(17)
																											or
																											(18)
																											can
																											also
																											be
																											carried
																											out
																											in
																											the
																											case
																											of
																											the
																											highest-order
																											full
																											adder
																											VA46
																											(FIG.
																											9)
																											and
																											in
																											the
																											case
																											of
																											the
																											half-adder
																											HA
																											46
																											(FIG.
																											10).
																		
			
				
																						Selbstverständlich
																											kann
																											auch
																											beim
																											höchstwertigen
																											Volladdierer
																											VA46
																											(Figur
																											9)
																											bzw.
																											beim
																											Halbaddierer
																											HA
																											46
																											(Fig.
																											10)
																											eine
																											Umformung
																											entsprechend
																											Formel
																											(17)
																											bzw.
																											(18)
																											durchgeführt
																											werden.
															 
				
		 EuroPat v2
			
																						In
																											accordance
																											with
																											the
																											logic
																											function
																											(13)
																											of
																											a
																											half-adder,
																											the
																											circuit
																											arrangement
																											according
																											to
																											FIG.
																											10
																											can
																											be
																											further
																											simplified
																											by
																											initially
																											replacing
																											the
																											highest-order
																											half-adder
																											HA46
																											by
																											an
																											inverter.
																		
			
				
																						Entsprechend
																											der
																											logischen
																											Funktion
																											(13)
																											eines
																											Halbaddierers
																											kann
																											die
																											Schaltungsanordnung
																											nach
																											Figur
																											10
																											weiter
																											vereinfacht
																											werden,
																											indem
																											zunächst
																											der
																											höchstwertige
																											Halbaddierer
																											HA46
																											durch
																											einen
																											Inverter
																											ersetzt
																											wird.
															 
				
		 EuroPat v2
			
																						The
																											reason
																											for
																											this
																											is
																											that
																											signals
																											generated
																											in
																											the
																											half-adder
																											HA1
																											are
																											utilized
																											for
																											the
																											formation
																											of
																											the
																											carry
																											signals
																											for
																											the
																											next
																											adder
																											cell.
																		
			
				
																						Der
																											Grund
																											liegt
																											darin,
																											weil
																											im
																											Halbaddierer
																											HA1
																											erzeugte
																											Signale
																											zur
																											Bildung
																											der
																											Übertragssignale
																											für
																											die
																											nächste
																											Addierzelle
																											herangezogen
																											werden
																											können.
															 
				
		 EuroPat v2
			
																						In
																											detail,
																											the
																											first
																											half-adder
																											1"
																											of
																											the
																											stage
																											STi+2m-1
																											consists
																											of
																											an
																											input-side
																											NOR
																											element
																											33
																											whose
																											inputs
																											have
																											the
																											bits
																											Ai+2m-1
																											and
																											Bi+2m-1
																											to
																											be
																											added.
																		
			
				
																						Im
																											einzelnen
																											besteht
																											der
																											erste
																											Halbaddierer
																											1"
																											der
																											Stufe
																											ST
																											i+2m-1
																											aus
																											einem
																											eingangsseitigen
																											NOR-Glied
																											33,
																											dessen
																											Eingänge
																											mit
																											den
																											zu
																											addierenden
																											Bits
																											A
																											i+2m-1
																											und
																											B
																											i+2m-1
																											belegt
																											sind.
															 
				
		 EuroPat v2
			
																						When
																											the
																											signal
																											p
																											from
																											the
																											half-adder
																											HA1
																											is
																											binary
																											1,
																											then
																											the
																											carry
																											signals
																											c(k)-0
																											and
																											c(k)-1
																											from
																											the
																											preceding
																											adder
																											cell
																											are
																											simply
																											forwarded
																											via
																											transfer
																											gates
																											TG1
																											and
																											TG2.
																		
			
				
																						Wenn
																											nämlich
																											das
																											Signal
																											p
																											vom
																											Halbaddierer
																											HA1
																											binär
																											1
																											ist,
																											dann
																											werden
																											die
																											Übertragssignale
																											c(k)-0
																											und
																											c(k)-1
																											von
																											der
																											vorhergehenden
																											Addierzelle
																											über
																											Transfergatter
																											TG1
																											bzw.
																											TG2
																											einfach
																											weitergeleitet.
															 
				
		 EuroPat v2
			
																						The
																											second
																											input
																											of
																											the
																											least
																											significant
																											half-adder
																											a1
																											is
																											connected
																											to
																											the
																											output
																											of
																											the
																											second
																											exclusive-OR
																											gate
																											x2,
																											while
																											the
																											second
																											inputs
																											of
																											the
																											other
																											half-adders
																											are
																											connected
																											to
																											the
																											carry
																											output
																											of
																											the
																											respective
																											next
																											less
																											significant
																											half-adder;
																											this
																											is
																											indicated
																											in
																											FIG.
																		
			
				
																						Der
																											zweite
																											Eingang
																											e2
																											des
																											niederstwertigen
																											Halbaddierers
																											a1
																											ist
																											mit
																											dem
																											Ausgang
																											des
																											zweiten
																											Exklusiv-ODER-Gatters
																											x2
																											verbunden,
																											während
																											jeder
																											zweite
																											Eingang
																											e2
																											der
																											übrigen
																											Halbaddierer
																											mit
																											dem
																											Übertrag-Ausgang
																											des
																											jeweils
																											stellenniedrigeren
																											Halbaddierers
																											verbunden
																											ist,
																											was
																											in
																											Fig.
															 
				
		 EuroPat v2
			
																						With
																											the
																											assistance
																											of
																											a
																											second
																											half-adder
																											stage
																											HA2,
																											one
																											of
																											the
																											signals
																											p
																											or
																											pn
																											is
																											connected
																											through
																											to
																											the
																											output
																											of
																											the
																											adder
																											cell
																											as
																											a
																											sum
																											signals.
																		
			
				
																						Mit
																											Hilfe
																											einer
																											zweiten
																											Halbaddierstufe
																											HA2
																											wird
																											eines
																											der
																											Signale
																											p
																											oder
																											pn
																											als
																											Summensignal
																											s
																											zum
																											Ausgang
																											der
																											Addierzelle
																											durchgeschaltet.
															 
				
		 EuroPat v2
			
																						Further,
																											the
																											first
																											half-adder
																											HA1
																											responsible
																											for
																											the
																											sum
																											formation
																											is
																											not
																											redundantly
																											executed
																											and
																											hardware
																											is
																											thus
																											saved.
																		
			
				
																						Zudem
																											ist
																											der
																											für
																											die
																											Summenbildung
																											zuständige
																											erste
																											Halbaddierer
																											HA1
																											nicht
																											doppelt
																											ausgeführt
																											und
																											damit
																											hardware
																											eingespart.
															 
				
		 EuroPat v2