Übersetzung für "Serial-parallel converter" in Deutsch
The
output
of
the
serial-parallel
converter
then
represents
the
source
of
the
parallel
data
words.
Der
Ausgang
des
Serien-Parallel-Wandlers
stellt
dann
die
Quelle
der
Parallelen
Datenwörter
dar.
EuroPat v2
A
parallel-serial
converter
or
evaluation
circuit
is
designated
by
10
g.
Ein
Parallel-Seriell-Umsetzer
oder
eine
Auswerteschaltung
ist
mit
10g
bezeichnet.
EuroPat v2
The
third
byte
produced
by
serial-to-parallel
converter
1
(8-bit
codeword)
contains
a
stuff
bit
at
the
eighth
position.
Das
dritte
von
Serien-Parallel-Wandler
1
erzeugte
Byte
(8-Bit-Codewort)
enthält
an
achter
Stelle
ein
Stopfbit.
EuroPat v2
The
write-in
is
carried
out
with
the
clock
with
which
the
serial-to-parallel
converter
51
outputs
its
successive
8-bit
words.
Das
Einschreiben
geschieht
mit
dem
Takt,
mit
dem
der
Seriell-Parallel-Wandler
51
seine
aufeinanderfolgenden
8-Bit-Wörter
ausgibt.
EuroPat v2
At
each
of
these
instants
the
serial-to-parallel
converter
1
produces
eight
parallel
bits
over
the
eight-wire
line
1b.
Zu
jedem
dieser
Taktzeitpunkte
liefert
der
Serien-Parallel-Wandler
1
acht
paralle
Bits
auf
der
achtadrigen
Leitung
1b.
EuroPat v2
In
the
subsequent
parallel-serial
converter
PSC
then
a
conversion
of
the
binary
words
in
serial
binary
values
follows.
Im
nachgeordneten
Parallel-Seriell-Umsetzer
PSC
erfolgt
dann
eine
Umsetzung
der
binären
Worte
in
serielle
Binärwerte.
EuroPat v2
The
presence
of
a
message
in
the
serial/parallel
converter
200
a
can
occur
after
reception
of
the
complete
message.
Das
Vorhandensein
einer
Nachricht
im
Seriell-/Parallel-Wandler
200a
kann
nach
dem
Empfang
der
vollständigen
Nachricht
erfolgen.
EuroPat v2
The
output
ag
of
the
sign-signal
repeater
vw
is
connected
to
the
second
input
b
of
the
adder
ad,
which
has
its
output
ag
coupled
to
the
serial
input
of
the
serial-to-parallel
converter
sw.
Der
Ausgang
ag
des
Vorzeichensignal-Wiederholers
vw
liegt
am
zweiten
Eingang
b
des
Addierers
ad,
dessen
Ausgang
ag
seinerseits
am
Serieneingang
des
Serien-Parallel-Wandlers
sw
liegt.
EuroPat v2
The
output
of
the
subtracter
s3
is
connected
to
one
input
of
the
adder
ad4,
which
has
its
output
coupled
to
the
input
of
the
serial-to-parallel
converter
sw.
Der
Ausgang
des
Subtrahierers
s3
liegt
am
einen
Eingang
des
Addierers
ad4,
dessen
Ausgang
am
Eingang
des
Serien-Parallel-Wandlers
sw
liegt.
EuroPat v2
The
receiver
E1
transfers
the
control
data
via
the
serial
to
parallel
converter
11
to
the
minicomputer
10
and
simultaneously
to
the
first
transmitter
S1
of
the
control
unit
A1.
Der
Empfänger
E1
gibt
die
Steuerdaten
über
den
Seriell-Parallel-Wandler
11
an
den
Kleinrechner
10
und
gleichzeitig
an
den
ersten
Senden
S1
der
Steuereinheit
A1
weiter.
EuroPat v2
As
a
result,
the
data
of
the
circuit
modules
is
delivered
to
the
bus,
which
then
arrives
by
means
of
the
input
register
DL1
at
the
status
word
generator
SWE,
from
which
location
such
is
conducted
by
means
of
the
shift
register
SW
activated
by
the
control
logic
and
operating
as
a
parallel-serial
converter
and
by
means
of
the
switching
stage
US
to
the
Manchester
converter
or
encoder-decoder
MCD2,
and
thereafter
such
data
is
conducted
to
the
interface
circuit
RA1
(FIG.
Dadurch
werden
die
Daten
der
Baugruppe
auf
den
Bus
abgegeben,
die
über
das
Eingangs-Register
DLI
zum
Statuswort-Erzeuger
SWE
gelangen,
von
wo
aus
sie
über
das
als
Parallel-Serien-Wandler
arbeitende,
von
der
Steuerlogik
aktivierte
Schieberegister
SW
und
über
die
Umschaltstufe
US
zum
Manchester-Umsetzer
MCD2
und
danach
zur
Schnittstellenschaltung
RA1
(Fig.
EuroPat v2
For
the
word-by-word
conversion
of
the
incoming
signals
S1,
these
are
parallelized
based
on
first
bit
clock
TS1
in
a
first
serial-to-parallel
converter
SP
1
and
are
output
to
an
intermediate
memory
ZS
under
the
influence
of
a
first
word
clock
TW1
acquired
from
the
first
bit
clock
TS1
by
a
clock
divider
TT1.
Zur
wortweisen
Umformung
der
ankommenden
Signale
S1
werden
diese
in
einem
ersten
Serien-Parallel-Wandler
SP
1
parallelisiert
und
unter
dem
Einfluß
eines
ersten
Worttaktes
TW1,
der
durch
einen
Taktteiler
TT1
aus
dem
Bittakt
gewonnen
wurde,
an
einen
Zwischenspeicher
ZS
abgegeben.
EuroPat v2
FIG.
1
shows
a
loop
L
in
which
four
programmable
processors
P1,
P2,
P3
and
P4
are
arranged
having
each
a
dedicated
serial-to-parallel
converter
as
an
input
memory
ES1,
ES2,
ES3
and
ES4
and
a
dedicated
parallel-to-serial
converter
as
an
output
memory
AS1,
AS2,
AS3
and
AS4.
Die
Figur
1
zeigt
einen
Ring
L,
in
den
vier
programmierbare
Prozessoren
P1,
P2,
P3
und
P4,
vier
zugeordnete
Serien-Parallel-Wandler
als
Eingangsspeicher
ES1,
ES2,
ES3
und
ES4
sowie
vier
zugeordnete
Parallel-Serien-Wandler
als
Ausgangsspeicher
AS1,
AS2,
AS3
und
AS4
eingebaut
sind.
EuroPat v2