Übersetzung für "Instruction address" in Deutsch
The
current
instruction
indicator
is
determined
by
the
instruction
indicator
address
residing
in
the
address
register
AR.
Der
aktuelle
Instruktionszeiger
wird
durch
die
im
Adreßregister
AR
stehende
Instruktionszeigeradresse
bestimmt.
EuroPat v2
The
address
register
AR
always
contains
the
current
instruction
indicator
address
of
the
running
program
as
an
address.
Das
Adreßregister
AR
enthält
als
Adresse
immer
die
aktuelle
Instruktionszeigeradresse
des
laufenden
Programmes.
EuroPat v2
After
the
next
instruction
has
been
read,
the
instruction
indicator
address
in
the
current
instruction
indicator
IZ
is
increased
by
one.
Nach
dem
Einlesen
der
nächsten
Instruktion
wird
die
Instruktionszeigeradresse
im
aktuellen
Instruktionszeiger
IZ
um
1
erhöht.
EuroPat v2
The
PLA's
in
these
patents
are
arranged
on
two
levels,
one
PLA
generating
an
instruction
or
address
and
all
other
PLA's
responding
thereto
with
the
execution
of
a
subroutine
on
a
level
lower
than
that
of
the
first
PLA.
Die
bei
den
Gegenständen
dieser
Patentschriften
verwendeten
PLAs
sind
in
zwei
hierarchischen
Ebenen
angeordnet,
wobei
auf
der
einen
Ebene
ein
PLA
eine
Instruktion
oder
Adresse
erzeugt
und
alle
übrigen
PLAs
auf
diese
Instruktionen
oder
Adressen
mit
der
Ausführung
einer
Subroutine
auf
einer
darunterliegenden
Ebene
ansprechen.
EuroPat v2
During
program
execution,
the
instruction
is
fetched
from
the
location
designated
by
the
instruction
address
in
IAR
32
and
entered
into
instruction
buffer
register
10.
Während
des
Programm
ablaufs
wird
die
Instruktion
von
der
bezeichneten
Stelle
mittels
der
Instruktionsadresse
im
IAR
32
geholt
und
in
das
Instruktionspufferregister
10
gesetzt.
EuroPat v2
The
instruction
address
is
then
passed
to
ALU
26
via
ALU
left
input
data
path
44,
incremented
via
ALU
26,
and
placed
back
in
IAR
32
via
data
path
46
in
order
to
address
the
next
instruction
in
sequence.
Die
Instruktionsadresse
kommt
dann
über
den
linken
Eingang
44
und
ALU
26,
wo
sie
inkrementiert
wird,
zurück
in
IAR
32
über
den
Kanal
46,
um
die
nächste
Instruktion
der
Folge
zu
adressieren.
EuroPat v2
The
instruction
address
in
IAR
32
is
incremented
via
ALU
26
and
placed
back
into
IAR
32.
Die
Instruktionsadresse
im
IAR
32
wird
über
die
ALU
26
inkrementiert
und
zurück
in
das
IAR
32
geschrieben.
EuroPat v2
The
acknowledgment
pulse
which
is
output
by
the
control
unit
ST
of
the
processor
B
and
which
indicates
the
end
of
the
working
off
of
an
instruction
in
the
processor,
effects
that
the
instruction
address
residing
in
the
address
buffer
register
AZR
is
written
into
the
address
register
AR.
Der
Quittungsimpuls,
der
vom
Steuerwerk
ST
des
Prozessors
ausgegeben
wird,
und
der
das
Ende
der
Abarbeitung
einer
Instruktion
im
Prozessor
meldet,
bewirkt
das
Schreiben
der
im
Adreßzwischenregister
AZR
stehenden
Instruktionsadresse
in
das
Adreßregister
AR.
EuroPat v2
When
P-bits
are
always
found
in
the
program
register
PR
in
the
same
level,
i.e.
are
formed
with
the
same
address
residing
in
the
circulating
counter
UZ,
then
the
address
residing
in
the
address
buffer
register
AZR
is
always
overwritten
with
the
same
instruction
indicator
address.
Werden
im
Programmregister
PR
P-Bits
immer
in
der
gleichen
Ebene,
d.
h.
mit
der
gleichen
im
Umlaufzähler
UZ
stehenden
Adresse
gefunden,
so
wird
die
im
Adreßzwischenregister
AZR
stehende
Adresse
immer
mit
der
gleichen
Instruktionszeigeradresse
überschrieben.
EuroPat v2
The
address
received
by
the
instruction
address
register
indicates
the
first
instruction
of
an
interrupt
routine
required
for
the
execution
or
servicing
of
an
interrupt
request
of
a
corresponding
interrupt
source.
Die
reale
Adresse,
die
sich
somit
in
einem
Instruktionsadressenregister
befindet,
zeigt
auf
die
erste
Instruktion
einer
Unterbrechungsroutine,
die
für
die
Ausführung
oder
Bedienung
einer
Unterbrechungsanforderung
der
entsprechenden
Unterbrechungsquelle
erforderlich
ist.
EuroPat v2
As
suggested
previously,
interrupt
requests
queued
in
the
buffers
BU
of
the
processing
elements
PE
are
preprocessed,
to
form
an
initial
routine
address,
by
adding
to
a
predetermined
part
of
each
request
(i.e.,
the
SLVL
field)
a
base
address,
via
an
arithmetic
and
logic
unit
ALU
in
each
processing
element.
Each
routine
address
is
transferred
via
a
second
buffer
operated
in
accordance
with
the
known
FIFO
algorithm
into
one
or
more
instruction
address
registers
IAR
in
the
respective
processing
element
for
transmittal
to
a
single
or
multi-processing
system
which
performs
the
task
routine.
Die
in
den
Pufferspeichern
der
Verarbeitungselemente
zwischengespeicherten
Unterbrechungsanforderungen
werden,
wie
bereits
erwähnt
wurde,
hinsichtlich
eines
bestimmten
Teils,
nämlich
der
Unterbrechungsunterstufe
SLVL,
mit
einer
Basisadresse
in
einer
in
jedem
Verarbeitungselement
vorhandenen
artthmetischen
und
logischen
Einheit
ALU
verknüpft
und
über
einen
-
zweiten
Zwischenspeicher,
der
nach
dem
bekannten
FIFO-Algorithmus
betrieben
wird,
in
ein
oder
mehrere
Instruktionsadressenregister
eines
jeweiligen
Verarbeitungselementes
für
eine
Einfach-
oder
Mehrfachverarbeitung
übertragen.
EuroPat v2
A
method
as
recited
in
claim
3,
wherein
a
difference
between
the
address
of
an
instruction
and
the
address
of
a
preceding
instruction
is
determined,
said
difference
determining
whether
the
later
instruction
is
not
a
branch
instruction
(NBR),
which
is
the
case
if
this
difference
is
1
with
instructions
of
equal
length,
or
n
if
the
instruction
lengths
differ
by
the
value
of
n,
wherein
branch
instruction
(BR)
is
indicated
if
the
difference
does
not
equal
1
or
n.
Verfahren
nach
einem
oder
mehreren
der
Ansprüche
1
bis
3,
dadurch
gekennzeichnet,
daß
aus
der
Adresse
einer
Instruktion
und
der
Adresse
ihrer
Vorgängerinstruktion
durch
Differenzbildung
festgestellt
wird,
ob
sie
keine
Verzweigungsinstruktion
NBR
ist,
was
der
Fall
ist,
wenn
diese
Differenz
bei
gleichlangen
Instruktionen
1
bzw.
diese
Differenz
n
ist,
falls
sich
die
Instruktionslängen
um
den
Wert
n
unterscheiden,
wobei
bei
einer
Differenz
ungleich
1
oder
ungleich
n
eine
Verzweigunginstruktion
(BR)
indiziert
wird.
EuroPat v2
At
the
end
of
each
instruction
executed
by
the
processor,
the
transfer
of
the
current
instruction
indicator
address
together
with
the
U-bit
and
the
P-bit
from
the
address
buffer
register
AZR
having
the
two
flip-flops
U2
and
P2
into
the
address
register
AR
having
the
two
flip-flops
U3
and
P3
is
enabled
by
the
control
unit
ST
of
the
processor
P
as
the
result
of
an
acknowledgment
pulse.
Am
Ende
einer
jeden
vom
Prozessor
ausgeführten
Instruktion
wird
durch
das
Steuerwerk
ST
des
Prozessors
P
durch
einen
Quittungsimpuls
die
Übernahme
der
aktuellen
Instruktionszeigeradresse
zusammen
mit
dem
U-Bit
und
dem
P-Bit
aus
dem
Adreßzwischenregister
AZR
mit
den
beiden
Kippstufen
U2
und
P2
in
das
Adreß
register
AR
mit
den
beiden
Kippstufen
U3
und
P3
freigegeben.
EuroPat v2
This
means
that,
starting
with
the
beginning
of
the
clock
cycle,
the
current
instruction
indicator
address
together
with
the
U-bit
or,
respectively,
the
P-bit,
are
ready
for
transfer
into
the
address
register
AR
and
into
the
two
flip-flops
U3
and
P3.
Das
bedeutet,
daß
ab
Beginn
des
Taktzyklus
die
aktuelle
Instruktionszeigeradresse
zusammen
mit
dem
U-Bit
bzw.
dem
P-Bit
zur
Übernahme
in
das
Adreßregister
AR
und
in
die
beiden
Kippstufen
U3
und
P3
bereit
sind.
EuroPat v2
One
of
the
eight
instruction
indicators,
operating
in
parallel,
is
addressed
by
the
instruction
indicator
address
located
in
the
address
register
AR.
Durch
die
im
Adreßregister
AR
stehende
Instruktionszeigeradresse
wird
einer
der
acht,
parallel
arbeitenden
Instruktionszeiger
IZ
adressiert.
EuroPat v2
Each
of
the
instruction
indicators
always
contains
the
instruction
address
by
means
of
which
the
next
instruction
of
the
external
program
memory
EPS
is
addressed
as
soon
as
the
instruction
indicator
is
addressed.
Jeder
der
Instruktionszeiger
IZ
enthält
immer
die
Instruktionsadresse,
durch
die,
sobald
dieser
Instruktionszeiger
adressiert
wird,
die
nächste
Instruktion
im
externen
Programm-EPS
Speicher
adressiert
wird.
EuroPat v2
These
instruction
indicators
IZ
address
instructions
step-wise
in
the
external
program
memory
EPS
which
are
subsequently
read
into
the
processor
P
for
working
off
the
program.
Diese
Instruktionszeiger
IZ
adressieren
schrittweise
im
externen
Programmspeicher
EPS
Instruktionen,
die
anschließend
zur
Abarbeitung
des
Programmes
in
den
Prozessor
P
eingelesen
werden.
EuroPat v2
The
current
program
level
in
the
program
register
PR
is
characterized
in
that,
upon
the
occasion
of
the
first
P-bit
encountered
beginning
with
the
level
zero,
the
address
residing
in
the
circulating
counter
UZ
is
written
into
the
address
buffer
register
AZR
as
the
current
instruction
indicator
address.
Die
aktuelle
P
T
cgrammebene
im
Programmregister
PR
ist
dadurch
gekennzeichnet,
daß
mit
dem
ersten
gefundenen
P-Bit
ab
der
Ebene
Null,
die
im
Umlaufzähler
UZ
stehende
Adresse
als
aktuelle
Instruktionszeigeradresse
in
das
Adresszwischenregister
AZR
geschrieben
wird.
EuroPat v2
This,
respectively
synchronized
with
MEMR,
then
switches
the
machine
code
of
a
jump
instruction
on
the
data
bus
D,
passing
control
to
the
instruction
at
the
address
previously
stored
in
an
entry
point
address
register
EPAR
which
is
connected
to
the
data
bus
D,
thereby
causing
the
processor
to
execute
a
jump
into
the
system
programs.
Diese
schaltet
dann
jeweils
mit
MEMR
synchronisiert
den
Operationscode
eines
Sprungbefehls
und
die
in
einem
Entry-Point-Adreßregister
EPAR
eingetragene
Adresse
auf
den
Datenbus
D
und
bewirkt
damit,
daß
der
Prozessor
einen
Sprung
in
die
Systemprogramme
ausführt.
EuroPat v2
In
this
case
given
instructions
and/or
data
are
set
in
the
control
register
14
in
such
a
manner
that
in
a
subsequent
address,
instruction
and/or
data
telegram
the
reception
acknowledge
signal
for
the
data
word
DAT
is
in
principle
suppressed.
In
diesem
Fall
werden
im
Steuerregister
14
bestimmte
Befehle
und/oder
Daten
derart
gesetzt,
daß
in
einem
folgenden
Adreß-,
Befehls-
und/oder
Datentelegramm
das
Empfangsbestätigungssignal
für
das
Datenwort
DAT
grundsätzlich
unterdrückt
wird.
EuroPat v2