Übersetzung für "Adder-subtracter" in Deutsch
For
the
arithmetic
operation,
the
auxiliary
calculating
stage
hg
contains
at
least
one
multiplier
and
one
adder-subtracter.
Für
die
Rechenoperation
enthält
die
Hilfsrechenstufe
hg
mindestens
einen
Multiplizierer,
einen
Addierer
und
Subtrahierer.
EuroPat v2
Further,
it
should
be
noted
that
an
adder/subtracter
pair
(144
of
FIG.
Ferner
sei
darauf
hingewiesen,
daß
ein
Addierer/Subtrahierer-Paar
(144
von
Fig.
EuroPat v2
It
is
further
to
be
noted
that
an
adder/subtracter
pair
(144
of
FIG.
Ferner
sei
darauf
hingewiesen,
daß
ein
Addierer/Subtrahierer-Paar
(144
von
Fig.
EuroPat v2
Modules
16
and
28
may
be
combined
into
an
adder/subtracter
(F382)
in
which
a
line
SIGN
controls
the
calculating
operation.
Die
Bausteine
16
und
28
können
zu
einem
Addierer/Subtrahierer
(F382)
zusammengefaßt
werden,
bei
dem
die
Leitung
SIGN
die
Rechenoperation
steuert.
EuroPat v2
The
signal
at
the
output
33
to
the
comparator
22
is,
thereby,
formed
such
that
an
adder/subtracter
35
combines
the
base
value
from
the
design
characteristic
curve
with
the
inputted
value
W
in
order
to
produce
the
new
operating
point.
Dabei
wird
das
Signal
am
Ausgang
33
zum
Vergleicher
22
so
gebildet,
dass
ein
Addierer/Subtrahierer
35
den
Grundwert
aus
der
Sollwertkennlinie
mit
dem
eingegebenen
Wert
W
verknüpft,
um
den
neuen
Arbeitspunkt
zu
erhalten.
EuroPat v2
An
object
of
the
present
invention
is
to
provide
a
ripple-carry
parallel
adder/subtracter
which
can
be
realized
using
MOS
technology,
and
in
which
carry
save,
see
for
instances
pages
106
and
129
of
the
above
reference,
is
implemented
in
a
particularly
simple
manner.
Another
object
of
the
present
invention
is
to
provide
an
adder/subtracter
stage
which
is
considerably
simpler
than
the
prior
art
adder/subtracter
stages.
FIG.
Die
Erfindung,
wie
sie
in
den
Ansprüchen
gekennzeichnet
ist,
löst
die
Aufgabe,
bei
einem
nach
dem
Prinzip
der
Durchschlingung
des
Übertrags
(Ripple-Carry)
arbeitenden
Parallel-Addier/Subtrahierwerk
in
MOS-Technik,
bei
dem
insbesondere
die
sogenannte
Übertragsrückstellung
(Carry
Save)
(vgl.
Seiten
106
und
129
des
genannten
Buches)
auf
besonders
einfache
Art
realisiert
ist,
eines
der
aufzusummierenden
Signale,
also
beispielsweise
eine
der
Zahlen
oder
eine
der
bereits
berechneten
Teilsummen,
mit
einer
Zweier-Potenz
noch
zu
multiplizieren.
EuroPat v2
The
aforementioned
adder/subtracter
stages
AB1,
AB2,
ABi,
ABm,
assigned
to
the
partial
sum
Sb,
are
linked
with
the
adder/subtracter
stages
AC1,
AC2,
ACi,
ACm,
AZ1,
AZ2,
AZi,
AZm,
which
are
correspondingly
associated
with
the
partial
sums
Sc
and
Sz
and
fed
with
the
digit
signals
C1,
C2,
Ci,
Cm,
Z1,
Z2,
Zi,
Zm
and
the
sum
signals
Sb1,
Sb2,
Sbi,
Sbm,
Sc1,
Sc2,
Sci,
Scm,
Sz1,
Sz2,
Szi,
Szm,
Szn,
Szx,
in
the
manner
just
described.
Die
Verknüpfungsweise
der
bereits
erwähnten
und
zur
Teilsumme
Sb
gehörenden
Addier/Subtrahierstufen
AB1,
AB2,
ABi,
ABm
mit
dem
zu
den
Teilsummen
Sc
und
Sz
entsprechend
gehörenden
Addier/Subtrahierstufen
AC1,
AC2,
ACi,
ACm,
AZ1,
AZ2,
AZi,
AZm
mit
den
Stellensignalen
C1,
C2,
Ci,
Cm,
Z1,
Z2,
Zi,
Zm
und
den
Summensignalen
Sb1,
Sb2,
Sbi,
Sbm,
Sc1,
Sc2,
Sci,
Scm,
Sz1,
Sz2,
Szi,
Szm,
Szn,
Szx
geschieht
in
der
gleichen,
eben
geschilderten
Art
und
Weise.
EuroPat v2
Since
the
most
significant
digit
of
this
sum
is
obtained
as
a
carry
during
addition,
the
parallel
adder/subtracter
of
the
last
partial
sum
must
thus
have
n+z-2
adder/subtracter
stages.
Da
sich
die
höchstwertige
Stelle
dieser
Summe
als
Übertrag
bei
der
Addition
ergibt,
sind
somit
im
Parallel-Addier
/Subtrahierer
der
letzten
Teilsumme
n+z-2
A
ddier/Subtrahierstufen
erforderlich.
EuroPat v2
The
parallel
adder/subtracter
according
to
the
invention
can
be
integrated
using
MOS
transistors
of
the
same
conductivity
type,
i.e.,
either
P-channel
or
N-channel
devices,
in
which
case
it
may
be
advantageous
to
implement
and
load
transistors
of
inverters
and
logic
gates
as
depletion-mode
transistors.
Das
Parallel-Addier/Subtrahierwerk
nach
der
Erfindung
kann
mittels
MOS-Transistoren
gleicher
Leitungsart,
also
entweder
in
P-Kanal-
oder
N-Kanal-Technik,
integriert
werden,
wobei
es
vorteilhaft
sein
kann,
die
Lasttransistoren
von
Invertem
und
Verknüpfungsgliedern
in
Form
von
Verarmungstyptransistoren,
also
als
sogenannte
Depletion-Load-Elemente,
auszubilden.
EuroPat v2
It
is
also
possible
to
integrate
the
parallel
adder/subtracter
according
to
the
invention
using
complementary
MOS
transistors,
i.e.,
CMOS
or
COSMOS
devices.
Es
ist
andererseits
jedoch
auch
möglich
das
Parallel-Addier/Subtrahierwerk
nach
der
Erfindung
mittels
MOS-Transistoren
komplementärer
Leitungsart,
also
in
der
sogenannten
CMOS-
oder
COSMOS-Technik,
zu
integrieren.
EuroPat v2