Translation of "Data latch" in German
The
data
input
21
of
the
first
16-bit
data
latch
forms
the
signal
input
21
of
the
device
according
to
the
invention.
Der
Dateneingang
21
des
ersten
16
Bit
Data
Latches
bildet
den
Signaleingang
21
der
erfindungsgemäßen
Vorrichtung.
EuroPat v2
The
instantaneous
value
of
the
stored
content
of
the
second
16-bit
data
latch
is
equal
to
zero.
Der
momentane
Wert
des
Speicherinhalts
des
zweiten
16
Bit
Data
Latches
ist
gleich
Null.
EuroPat v2
The
data
from
the
latch
8
and
FIFO
9
is
compared
using
a
comparator
51
.
Die
Daten
aus
Latch
8
und
FIFO
9
werden
mit
einem
Vergleicher
51
verglichen.
EuroPat v2
Numerous
circuit
implementations
of
this
principle
are
possible,
for
example,
in
a
practical
implementation,
the
buffer
amplifiers
1,
the
data
latch
2
and
the
delay
device
3
could
be
implemented
in
a
signal
circuit
unit.
Zahlreiche
schaltungstechnische
Realisierungen
dieses
Prinzips
sind
möglich,
zum
Beispiel
könnten
in
einer
konkreten
Realisierung
die
Bufferverstärker
1,
das
Datenlatch
2
und
die
Verzögerungseinrichtung
3
in
einer
einzigen
Schaltungseinheit
realisiert
werden.
EuroPat v2
In
order
for
the
reconfiguration
of
the
PAE
to
begin
only
when
the
receiver
has
acknowledged
the
data,
a
latch
unit
can
be
inserted
between
the
signals
and
the
open
collector
drivers
to
enable
the
signals
only
after
receipt
of
rACK.
Damit
die
Umkonfigurierung
der
PAE
erst
beginnt,
wenn
der
Empfänger
die
Daten
quittiert
hat,
kann
zwischen
den
Signalen
und
den
Open-Kollektor-Treibern
eine
Latch-Stufe
eingeschleift
werden,
die
die
Signale
erst
nach
Eingang
des
rACK
freigibt.
EuroPat v2
The
count
is
transferred
to
a
circuit
22
for
temporary
data
storage
(latch)
with
the
aid
of
the
vertical
synchronising
signal
at
the
end
of
the
last
image
line
and
the
counter
21
is
set
to
zero
by
a
time-lagged
monoflop
23
triggered
by
the
vertical
synchronising
signal.
Mit
Hilfe
des
Vertikal-Synchronsignals
am
Ende
der
letzten
Bildzeile
wird
der
Zählerstand
in
eine
Schaltung
22
zur
vorübergehenden
Datenspeicherung
(Latch)
übernommen
und
der
Zähler
21
durch
ein
zeitverzögernd
schaltendes,
vom
Vertikal-Synchronsignal
getriggertes
Monoflop
23
zurückgesetzt.
EuroPat v2
Circuit
according
to
claim
9,
characterized
in
that
the
data
word,
to
be
output,
of
a
time
marker
(ti)
is
passed
via
a
serial
bus
from
the
calculation
unit
(5)
into
a
serial/parallel
converter
(8),
which
conditions
the
data
for
the
latch
(2).
Schaltung
nach
Anspruch
9,
dadurch
gekennzeichnet,
daß
das
auszugebende
Datenwort
einer
Zeitmarke
(t
i)
über
einen
seriellen
Bus
von
der
Berechnungseinheit
(5)
in
einen
Seriell/Parallel-Wandler
(8)
gegeben
wird,
der
die
Daten
für
das
Latch
(2)
aufbereitet.
EuroPat v2
In
the
case
of
paired
differential
bit
lines
where
each
bit
line
path
forms
a
differential
pair
of
two
bit
lines,
and
the
data
line
path
likewise
forms
a
differential
pair
of
two
data
lines,
the
latch
flipflops
are
provided
with
two
data
terminals,
as
in
the
case
of
a
differential
amplifier,
each
of
these
terminals
being
connected
on
one
side
to
an
allocated
instance
of
the
bit
lines
forming
the
relevant
pair
and
on
the
other
side,
by
way
of
a
respectively
allocated
gate
circuit
half,
to
an
allocated
instance
of
the
two
data
lines.
Im
Falle
gepaarter
differenzieller
Bitleitungen,
wo
jeder
Bitleitungspfad
ein
differenzielle
Pärchen
zweier
Bitleitungen
und
der
Datenleitungspfad
ebenfalls
ein
differenzielles
Paar
zweier
Datenleitungen
bildet,
sind
die
Latch-Flipflops
wie
ein
Differenzverstärker
mit
zwei
Datenanschlußpunkten
versehen,
deren
jeder
einerseits
mit
einem
zugeordneten
Exemplar
der
das
betreffende
Paar
bildenden
Bitleitungen
und
andererseits
über
eine
jeweils
zugeordnete
Torschaltungshälfte
mit
einem
zugeordneten
Exemplar
der
beiden
Datenleitungen
verbunden
ist.
EuroPat v2
On
the
DMA
controller
side
68
of
the
device
bus
interface
14,
the
PAL
52
and
the
flip-flop
60
are
connected
to
the
control
bus
70,
the
HI
address
latch/buffer
58
is
connected
to
the
address
bus
72
and
the
data
latch/buffer
54
and
LO
address
latch/buffer
56
are
connected
to
the
data
bus
74.
Auf
der
der
DMA-Steuerung
16
zugeordneten
Seite
68
der
Geräteschnittstelle
14
sind
das
programmierbare
logische
Feld
52
und
das
Flipflop
60
mit
einem
Steuerbus
70,
der
H-Adressenpufferspeicher
5
8
mit
einem
Adressenbus
72
und
der
Datenpufferspeicher
54
sowie
die
L-Adressenpufferspeicher
56
mit
einem
Datenbus
74
verbunden.
EuroPat v2
However,
it
does
require
that
the
device
interface
controller
12
respond
rapidly
to
all
the
transfers
of
the
DMA
controller
16
since
the
data
latch/buffer
54
of
the
bus
interface
14
is
not
sufficiently
large
enough
to
store
more
than
a
single
DMA
transfer
of
a
single
channel
thereof.
Allderings
ist
es
erforderlich,
daß
die
Geräteanschlußschaltung
12
schnell
auf
alle
Datenübertragungen
der
DMA-Steuerung
1
6
antwortet,
da
der
Datenpufferspeicher
54
der
Geräteschnittstelle
14
nicht
genügend
Kapazität
hat,
um
mehr
als
ein
DMA-Datenaustausch
eines
Kanales
abzuspeichern.
EuroPat v2
The
result
of
the
addition
carried
out
in
the
adder
40
is
fed
to
the
second
16-bit
data
latch
30,
where
it
is
stored
as
new
instantaneous
value
for
the
next
addition
to
be
carried
out.
Das
Ergebnis
der
im
Addierer
40
durchgeführten
Addition
wird
dem
zweiten
16
Bit
Data
Latch
30
zugeführt
und
dort
als
neuer
Momentanwert
für
die
nächste
durchzuführende
Addition
gespeichert.
EuroPat v2
In
accordance
with
the
abovementioned
formula
the
average
frequency
F
of
the
output
signal
at
the
output
52
of
the
device
can
be
set
in
a
targeted
manner
by
suitable
selection
of
the
value
N
which
is
loaded
into
the
first
16-bit
data
latch.
Entsprechend
der
obengenannten
Formel
kann
die
mittlere
Frequenz
F
des
Ausgangssignals
am
Ausgang
52
der
Vorrichtung
durch
geeignete
Wahl
des
Wertes
N,
der
in
den
ersten
16
Bit
Data
Latch
geladen
wird,
gezielt
eingestellt
werden.
EuroPat v2
Once
the
gas
discharge
has
been
struck,
the
switching
frequency
of
the
half-bridge
invertor
is
increased
by
changing
the
value
N
and
executing
the
abovementioned
working
steps
A)
to
F)
with
the
new
value
N
of
the
first
variable
stored
in
the
first
16-bit
data
latch.
Nach
erfolgter
Zündung
der
Gasentladung
wird
die
Schaltfrequenz
des
Halbbrückenwechselrichters
durch
Ändern
des
Wertes
N
und
Ausführen
der
obengenannten
Arbeitsschritte
A)
bis
F)
mit
dem
neuen
Wert
N
der
im
ersten
16
Bit
Data
Latch
gespeicherten
ersten
Variablen
erhöht.
EuroPat v2
The
second
16-bit
data
latch
30
is
connected
via
a
16-bit
data
line
to
the
second
data
input
42
of
the
adder
40
.
Der
zweite
16
Bit
Data
Latch
30
ist
über
eine
16
Bit
Datenleitung
mit
dem
zweiten
Dateneingang
42
des
Addierers
40
verbunden.
EuroPat v2
The
data
output
43
of
the
16-bit
adder
40
is
connected
to
the
data
input
32
of
the
second
16-bit
data
latch
30
.
Der
Datenausgang
43
des
16
Bit
Addierers
40
ist
mit
dem
Dateneingang
32
des
zweiten
16
Bit
Data
Latches
30
verbunden.
EuroPat v2
The
first
16-bit
data
latch
20
is
loaded
to
a
predeterminable
value
N
via
the
data
input
21
.
Über
den
Dateneingang
21
wird
der
erste
16
Bit
Data
Latch
20
auf
einen
vorgebbaren
Wert
N
geladen.
EuroPat v2
The
value
N
stored
in
the
first
16-bit
data
latch
is
fed
to
the
first
data
input
41
of
the
16-bit
adder
40
and
stored
as
first
summand
for
a
first
addition
in
the
adder
40
.
Der
im
ersten
16
Bit
Data
Latch
gespeicherte
Wert
N
wird
dem
ersten
Dateneingang
41
des
16
Bit
Addierers
40
zugeführt
und
als
erster
Summand
für
eine
erste
Addition
im
Addierer
40
gespeichert.
EuroPat v2
A
comparator
6
compares
whether
or
not
the
data
latch
2
has
correctly
read
the
calibration
signal
DQ
KAL
(D)
with
the
calibration
signal
DQS
KAL,
DEL
(FIG.
Ein
Vergleicher
6
vergleicht,
ob
das
Datenlatch
2
das
Kalibriersignal
DQ
KAL
(D)
mit
dem
um
die
Verzögerungszeit
t
in
der
Verzögerungseinrichtung
3
verzögerten
Kalibriersignal
DQS
KAL,DEL
(Fig.
EuroPat v2