Translation of "Coincidence gate" in German
The
series
input
of
the
second
shift
register
SR2
is
connected
to
the
output
of
the
coincidence
gate
G3.
Der
Serieneingang
des
zweiten
Schieberegisters
SR2
ist
an
den
Ausgang
des
Koinzidenzgliedes
G3
angeschlossen.
EuroPat v2
The
shift
register
SR3
is
connected
at
its
series
input
to
the
output
of
the
coincidence
gate
G5;
it
delivers
a
signal
via
its
output
QA
which
brings
about
a
one-time
lengthening
of
the
bit
clock
period.
Das
Schieberegister
SR3
ist
mit
seinem
Serieneingang
an
den
Ausgang
des
Koinzidenzgliedes
G5
angeschlossen,
es
liefert
über
seinen
Ausgang
QA
ein
Signal,
das
eine
einmalige
Verlängerung
der
Bittaktperiode
bewirkt.
EuroPat v2
This
stage
output
and
the
output
of
the
second
shift
register
stage
QB
are
connected
to
the
inputs
of
the
coincidence
gate
G9.
When
a
signal
is
produced
by
this
gate
G9,
the
bit
clock
period
is
lengthened
twice
in
succession.
Dieser
Stufenausgang
und
der
Ausgang
der
zweiten
Schieberegisterstufe
QB
sind
mit
jeweils
einem
anderen
Eingang
eines
Koinzidenzgliedes
G9
verbunden,
das
ein
Signal
liefert,
aufgrund
dessen
zweimalige
nacheinander
die
Bittaktperiode
verlängert
wird.
EuroPat v2
The
clock
signal
input
of
the
first
D
flip-flop
D1
is
connected
to
the
output
of
the
first
coincidence
gate
KG1
while
its
D-input
is
permanently
applied
to
a
constant
positive
potential.
Der
Taktsignaleingang
des
ersten
D-Flipflops
D1
ist
mit
dem
Ausgang
des
ersten
Koinzidenzgatters
KG1
verbunden,
während
der
D-Eingang
dauernd
auf
konstantem
Potential
+
liegt.
EuroPat v2
In
a
reception
circuit
according
to
the
invention
which
can
operate
with
these
transmission
methods
the
coincidence
gate
1
is
not
used
since
a
signal
defining
a
reception
time
span
will
not
be
present.
Bei
einer
Empfangsschaltung
mit
den
erfindungsgemäßen
Merkmalen,
die
diesen
Übertragungsverfahren
gerecht
wird,
fehlt
das
Koinzidenzglied
1,
da
auch
ein
eine
Empfangszeitspanne
festlegendes
Signal
nicht
mehr
vorhanden
ist.
EuroPat v2
The
n
secondary
inputs
of
the
first
coincidence
gate
KG1
are
connected
to
the
outputs
of
the
first
read-only
memory
ROM1
in
which
the
number
2n
is
stored.
Die
n
zweiten
Eingänge
des
ersten
Koinzidenzgatters
KG1
sind
mit
den
Ausgängen
des
ersten
Festwertspeichers
ROM1
verbunden,
in
dem
sich
die
Zahl
2"
als
Speicherinhalt
befindet.
EuroPat v2
If,
despite
such
a
correction,
upon
comparison
with
the
receive
pulse
derived
from
the
next
following
synchronization
word
such
a
phase
deviation
is
detected
again,
then
a
second
1-bit
is
entered
into
the
shift
register
SR2
with
the
result
that
now
a
1-bit
occurs
at
both
outputs
QA
and
QB,
thus
fulfilling
the
coincidence
condition
of
the
coincidence
gate
G8.
Sollte
trotz
einer
sochen
Korrektur
beim
Vergleich
mit
dem
vom
nachfolgenden
Synchronwort
abgeleiteten
Empfangsimpuls
nochmals
eine
derartige
Phasenabweichung
festgestellt
werden,
dann
wird
ein
zweites
1-Bit
in
das
Schieberegister
SR2
eingetragen
mit
der
Folge,
daß
nunmehr
an
beiden
der
Ausgänge
QA
und
QB
ein
1-bit
auftritt
und
somit
die
Verknüpfungsbedingung
des
Koinzidenzgliedes
G8
erfüllt
ist.
EuroPat v2
The
output
QA
of
the
first
stage
of
this
shift
register
as
well
as
the
output
QB
of
another,
subsequent
stage
are
connected
to
the
two
inputs
of
the
coincidence
gate
G7.
Der
Ausgang
QA
der
ersten
Stufe
dieses
Schieberegisters
sowie
der
Ausgang
QB
einer
weiteren
Schieberegisterstufe
sind
mit
jeweils
einem
anderen
der
beiden
Eingänge
eines
Koinzidenzgliedes
G7
verbunden.
EuroPat v2
As
the
coincidence
condition
of
the
coincidence
gate
G7
connected
to
the
shift
register
outputs
QA
and
QB
is
not
yet
fulfilled,
this
fact
will
at
first
have
no
consequences.
Da
die
Verknüpfungsbedingung
des
an
die
Schieberegisterausgänge
QA
und
QB
angeschlossenen
Koinzidenzgliedes
G7
noch
nicht
erfüllt
ist,
hat
dieser
Vorgang
zunächst
noch
keine
Folgen.
EuroPat v2
If
it
is
assumed
that
the
further
shift
register
stage
with
the
output
QB
is
the
second
stage
of
the
shift
register
SR1,
the
missing
coincidence
detected
in
connection
with
the
next
following
synchronization
word
will
cause
a
second
1-bit
to
be
entered
into
the
shift
register
SR1
and
the
previously
entered
1-bit
to
be
shifted
into
this
second
stage.
As
a
result,
the
coincidence
gate
G7
will
deliver
a
signal
which
causes
an
initial
phase
equality
between
the
bit
clock
signal
and
a
receive
pulse--preferably
the
receive
pulse
derived
from
the
synchronization
word--to
be
established.
Unter
der
Voraussetzung,
daß
die
weitere
Schieberegisterstufe
mit
dem
Registerausgang
QB
die
zweite
ist,
führt
jedoch
die
im
Zusammenhang
mit
dem
nachfolgenden
Synchronwort
festgestellte
fehlende
Koinzidenz
dazu,
daß
nunmehr
ein
zweites
1-Bit
in
das
Schieberegister
SR1
eingetragen
und
das
zuvor
eingetragene
1-Bit
in
die
zweite
Stufe
verschoben
wird,
so
daß
das
Koinzidenzglied
G7
nunmehr
ein
Signal
abgibt,
das
dazu
führt,
daß
einmalig
Phasengleichheit
zwischen
dem
Bittakt
und
einem
Empfangsimpuls,
vorzugsweise
dem
vom
Synchronwort
abgeleiteten
Empfangsimpuls
hergestellt
wird.
EuroPat v2
Moreover,
and
via
the
delay
stage
VS
which,
for
example,
may
consist
of
two
series-arranged
inverter
stages,
the
output
signal
"e"
of
the
second
coincidence
gate
KG2
is
fed
to
the
respective
resetting
input
C
of
the
first
and
the
second
D
flip-flops
D1
and
D2
as
the
signal
e'
(see
FIG.
3e).
Das
Ausgangssignal
e
des
zweiten
Koinzidenzgatters
KG2
ist
ferner
über
die
Verzögerungsstufe
VS,
die
beispielsweise
aus
zwei
in
Serie
geschalteten
Inverterstufen
bestehen
kann,
dem
jeweiligen
Rücksetzeingang
C
des
ersten
und
des
zweiten
D-
Flipflops
D1,
D2
als
Signal
e'
zugeführt.
EuroPat v2
Its
comparator
V,
thus,
registers
character
inequality
between
the
binary
character
transmitted
by
it
itself
at
this
time,
and
by
the
binary
character
received
back
over
the
test
channel
Z.
On
the
basis
of
this
recognition
of
the
character
inequality,
transmitter
K1
has
cause
through
its
conventional
logic
circuits
which
are
part
of
the
comparator
(not
shown
in
detail,
but
for
example,
the
comparator
inputs
v1
v2
may
be
connected
with
the
two
inputs
of
a
coincidence
gate
also
clock
controlled
and
its
output
with
the
comparator
output
v3,
carrying
out
the
comparison,
to
interrupt
its
transmission
immediately).
Dieser
jedoch
gibt
in
diesem
Moment
das
Binärzeichen
der
anderen
Art
ab.
Sein
Vergleicher
V
registriert
deshalb
Zeichenungleichheit
zwischen
dem
von
ihm
selbst
zur
Zeit
abgegebenen
Binärzeichen
einerseits
und
dem
über
den
Prüfkanal
Z
zurückerhaltenen
Binärzeichen.
Aufgrund
Feststellung
dieser
Zeichen-Ungleichheit
ist
der
Sender
K1
durch
seinen
mit
einer
nicht
im
einzelnen
dargestellten,
den
Vergleich
durchführenden
logischen
Schaltung
(zum
Beispiel
sind
die
Vergleichereingänge
v1
und
v2
mit
den
beiden
Eingängen
eines
ebenfalls
taktgesteuerten
Koinzidenzgatters
und
dessen
Ausgang
mit
dem
Vergleicherausgang
v3
verbunden)
ausgestatteten
Vergleicher
V
veranlaßt,
seinen
Sendevorgang
sofort
abzubrechen.
EuroPat v2
The
outputs
of
the
binary
counter
BZ
are
connected
in
parallel
with
the
n
first
inputs
of
the
first,
the
second,
and
the
third
coincidence
gates
KG1,
KG2,
KG3,
respectively,
with
this
being
indicated
by
the
wide
signal
lines
in
FIG.
Die
Ausgänge
der
Binärzählerstufen
sind
parallel
jeweils
ersten
mit
den
n
'
Eingängen
des
ersten,
des
zweiten
und
des
dritten
Koinzidenzgatters
KG1,
KG2,
KG3
verbunden,
was
in
Fig.
EuroPat v2
The
outputs
of
the
coincidence
gates
G1
to
G5
are
each
connected
with
an
input
of
the
NOR
gate
N6.
Die
Ausgänge
der
Koinzidenzglieder
G1
bis
G5
stehen
mit
jeweils
einem
anderen
Eingang
eines
NOR-Gliedes
N6
in
Verbindung.
EuroPat v2