Übersetzung für "Branch instruction" in Deutsch
If,
on
the
other
hand,
this
microinstruction
is
a
branch
instruction
BR
bit
1
is
set
to
1.
Ist
diese
Mikroinstruktion
dagegen
eine
Verzweigungsinstruktion
BR,
dann
wird
Bit
1
auf
1
gesetzt.
EuroPat v2
A
successful
branch
instruction
would
interrupt
the
thus
structured
pipeline,
and
establish
a
new
pipeline.
Ein
erfolgreicher
Verzweigungsbefehl
würde
das
auf
diese
Weise
aufgebaute
Fliessband
unterbrechen
und
ein
neues
Fliessband
aufbauen.
EuroPat v2
The
most
common
form
is
a
single
arbitrary
instruction
located
immediately
after
a
branch
instruction
on
a
RISC
or
DSP
architecture;
this
instruction
will
execute
even
if
the
preceding
branch
is
taken.
In
der
Rechnerarchitektur
ist
eine
Branch
Delay
Instruction
ein
Maschinenbefehl,
der
direkt
einem
bedingten
Verzweigungsbefehl
folgt
und
unabhängig
davon,
ob
die
Verzweigung
genommen
wurde
oder
nicht,
immer
ausgeführt
wird.
Wikipedia v1.0
Given
a
branch
instruction,
the
branch
condition
is
checked
in
phase
3
and
the
absolute
address
is
taken
from
the
instruction
word
given
an
appropriate
result
and
is
loaded
into
the
instruction
counter
BZ.
Bei
einem
Verzweigungsbefehl
wird
die
Verzweigungsbedingung
in
der
Phase
3
überprüft
und
bei
entsprechendem
Ergebnis
die
absolute
Adresse
aus
dem
Befehlswort
entnommen
und
in
den
Befehlszähler
BZ
geladen.
EuroPat v2
In
this
task
switching,
which
is
triggered
with
a
microprocessor
branch
instruction,
the
microprocessor
register
contents,
for
example
segment
register,
instruction
counter,
but
not
the
interrupt
descriptor
table
register
IDTR
and
the
global
descriptor
table
register
GDTR
belonging
to
the
currently-running
task
of
the
real-time
operating
system
are
automatically
entered
into
the
status
segment
RT-TSS
of
the
real-time
operating
system
by
the
microprocessor
and
are
replaced
by
the
corresponding
values
from
the
status
segment
TS-TSS
belonging
to
the
subscriber
operating
system.
Bei
dieser
Taskumschaltung,
die
mit
einem
Mikroprozessorsprungbefehl
ausgelöst
wird,
werden
vom
Mikroprozessor
automatisch
die
zur
momentan
laufenden
Task
des
Echtzeit-Betriebssystems
gehörenden
Mikroprozessorregisterinhalte,
z.
B.
Segmentregister,
Befehlszähler,
nicht
aber
IDTR
und
GDTR,
in
das
Statussegment
RT-TSS
des
Echtzeit-Betriebssystems
eingetragen
und
durch
die
entsprechenden
Werte
aus
dem
zum
Teilnehmerbetriebssystem
gehörigen
Statussegment
TS-TSS
ersetzt.
EuroPat v2
After
this
process
change,
that
is
likewise
triggered
by
a
branch
instruction
of
the
microprocessor,
the
central
data
processor
again
obtains
its
instructions
from
the
code
segment
of
the
second
branch
subsystem
SUB2,
namely
from
the
location
that
follows
the
process
change
to
the
subscriber
operating
system.
Nach
diesem
Prozeßwechsel,
der
ebenfalls
durch
einen
Sprungbefehl
des
Mikroprozessors
ausgelöst
wird,
bezieht
die
zentrale
Recheneinheit
ihre
Anweisungen
wieder
aus
dem
Codesegment
des
weiteren
Schleusensubsystems
SUB2,
und
zwar
von
der
Stelle,
die
dem
Prozeßwechsel
zum
Teilnehmerbetriebssystem
folgt.
EuroPat v2
A
pipelining
of
two
instructions
is
executed
only
when
the
second
instruction
is
a
branch
instruction.
Ein
Pipelining
von
zwei
Befehlen
wird
nur
dann
durchgeführt,
wenn
der
zweite
Befehl
ein
Verzweigungsbefehl
ist.
EuroPat v2
This
pattern
is
based
on
the
operational
code
of
this
microinstruction,
which
code
corresponds
to
no
branch
instruction
(NBR),
so
that
bit
0
is
set
to
1
and
bit
1
to
0.
Dieses
Muster
ist
entstanden
aufgrund
des
Operationscodes
dieser
Mikroinstruktion
der
keiner
Verzweigungsinstruktion
(NBR)
entspricht,
so
daß
Bit
0
auf
1
und
Bit
1
auf
0
gesetzt
ist.
EuroPat v2
The
conditional
branch
instruction
with
the
address
X`0003`
comprises,
or
leads
to
an
information
which
indicates
the
address
of
the
next
microinstruction
to
be
executed,
in
our
case
X`0005`.
Die
bedingte
Verzweigungsinstruktion
mit
der
Adresse
X('0003'
enthält
oder
führt
zu
einer
Information,
welche
die
Adresse
der
nächsten
auszuführenden
Mikroinstruktion,
in
unserem
Falle
X'0005'
angibt.
EuroPat v2
The
SEQ-register
17
controlled
by
the
clock
pulse
sequence
CL
(10)
generates
at
the
beginning
of
the
operating
cycle
CYl
the
output
signal
NSE
(the
microinstruction
discussed
is
a
non-sequential
instruction),
since
at
the
end
of
operating
cycle
CY0
the
NBR-register
16
had
generated
the
output
signal
BR
(the
microinstruction
discussed
is
a
branch
instruction).
Das
von
der
Taktimpulsreihe
des
CL
(10)
gesteuerte
SEQ-Register
17
erzeugt
zu
Beginn
des
Arbeitszyklus
CY1
das
Ausgangssignal
NSE
(die
betrachtete
Mikroinstruktion
ist
eine
nicht-sequentielle),
da
am
Ende
des
Arbeitszyklus
CY0
das
NBR-Register
16
das
Ausgangssignal
BR
(die
betrachtete
Mikroinstruktion
ist
eine
Verzweigungsinstruktion)
erzeugt
hatte.
EuroPat v2
A
x86
CCU
jumps
after
switching
on
on
equal
to
the
end
(-16Byte)
of
chip
contents
and
implements
the
branch
instruction
deposited
there.
Eine
x86
CPU
springt
nach
dem
Einschalten
gleich
an
das
Ende
(-16Byte)
des
Chip-Inhaltes
und
führt
den
dort
hinterlegten
Sprungbefehl
aus.
ParaCrawl v7.1
All
caches
are:
Data
cache,
store
buffer,
branch
cache,
instruction
cache.
Betroffen
sind
die
folgenden
Caches:
Data
Cache,
Store
Buffer,
Branch
Cache,
Instruction
Cache.
ParaCrawl v7.1