Übersetzung für "Fetch cycle" in Deutsch
The
start
of
the
fetch
cycle
for
each
instruction
commences
with
a
positive-going
ALE
pulse.
Der
Start
des
Holzyklus
für
jeden
Befehl
beginnt
mit
einem
positiv
ansteigenden
ALE
Impuls.
EuroPat v2
Subsequently,
at
the
next
instruction
fetch
cycle,
the
control
logic
STL
prevents
the
reading
of
the
next
instruction
out
of
the
memory
by
blocking
the
MROUT
output,
and
instead
starts
the
instruction
lock-on.
Anschließend
verhindert
die
Steuerlogik
STL
beim
nächsten
Befehlsaufrufzyklus
durch
Sperren
des
MROUT-Ausgangs
das
Lesen
des
nächsten
Befehls
aus
dem
Speicher
und
startet
stattdessen
die
Befehlsaufschaltung.
EuroPat v2
Subsequently,
the
memory
protection
logic
is
again
switched
on
at
the
second
following
instruction
fetch
cycle,
and
thus
still
allows
the
execution
of
a
jump
instruction
residing
in
the
protected
area
of
the
operation
system,
to
start
a
user
program
residing
in
the
unprotected
area.
Daraufhin
schaltet
sich
die
Speicherschutzlogik
beim
übernächsten
Befehlsaufrufzyklus
wieder
ein
und
erlaubt
damit
noch
die
Ausführung
eines
im
geschützten
Bereich
des
Betriebssystems
stehenden
Sprungbefehls,
womit
ein
im
ungeschützten
Bereich
stehendes
Anwenderprogramm
gestartet
wird.
EuroPat v2
The
digital
signal
on
line
50
is
clocked
into
the
flip
flop
32
at
the
beginning
of
the
next
fetch
cycle.
Das
digitale
Signal
auf
der
Leitung
50
wird
in
das
Fehlerflipflop
32
zu
Beginn
des
nächsten
Holzyklus
getaktet.
EuroPat v2
A
third
output
signal
on
line
30A
is
produced
during
the
fetch
cycle
when
the
operation
code
is
present
on
the
data
bus
in
order
to
lock
the
operation
code,
which
is
received
from
the
data
bus
on
input
lines
36,
into
a
latch
34.
Ein
drittes
Ausgangssignal
auf
der
Leitung
30A
wird
während
des
Holzyklus
erzeugt,
wenn
der
Operationscode
auf
dem
Datenbus
erscheint,
um
den
Operationscode,
der
vom
Datenbus
über
die
Eingangsleitungen
36
empfangen
wird,in
einem
Zwischenspeicher
34
festzuhalten.
EuroPat v2
The
output
on
line
52
of
the
flip
flop
32
thus
indicates
whether
the
microprocessor
was
operating
properly
(first
and
second
signature
codes
were
equal)
or
whether
an
error
was
present
(signature
codes
were
unequal)
during
the
previous
instruction
fetch
and
execution
cycle.
Die
Ausgangsleitung
52
des
Fehlerflipflops
32
zeigt
somit
an,
ob
der
Mikroprozessor
fehlerfrei
arbeitet
(erste
und
zweite
Signatur
sind
gleich)
oder
ob
ein.
Fehler
(die
Signaturen
sind
verschieden)
während
des
vorhergehenden
Hol-
und
Ausführungszyklus
auftritt.
EuroPat v2
The
circuit
42
is
required
to
select
between
one
of
two
addresses
in
the
ROM
40,
for
each
conditional
instruction,
depending
upon
(1)
the
presence
of
a
conditional
branch
instruction
and
(2)
the
condition
that
the
processor
determined
was
satisfied
which
is
indicated
by
the
number
of
memory
read
or
write
cycles
that
follow
the
fetch
cycle.
Der
Schaltkreis
42
ist
erforderlich,
um
zwischen
einer
von
zwei
Adressen
im
ROM
40
für
jeden
bedingten
Befehl
auszuwählen,
in
Abhängigkeit
von
1)
dem
Vorhandensein
eines
bedingten
Verzweigungsbefehls
und
2)
von
der
Erfüllung
der
Bedingung,
die
der
Prozessor
festgelegt
hat.
Diese
Bedingung
kann
der
Anzahl
der
Speicherlese-oder
Speicherschreibzyklen
entnommen
werden,
die
auf
eine
Holzyklus
folgen.
EuroPat v2
At
the
completion
of
the
fetch
and
execute
cycles,
the
first
signature
code
is
also
supplied
to
the
comparator
48
via
the
data
lines
24.
Nach
der
Ausführung
des
Hol-
und
Ausführungszyklus
wird
die
erste
Signatur
ebenfalls
_
dem
Komparator
48
über
die
Datenleitungen
24
zugeführt.
EuroPat v2