Translation of "Taktflanke" in English

Der Nichtüberlappungsbereich hängt natürlich von der Steilheit der Taktflanke der Differenzspannung Ud ab.
The nonoverlap range depends on the edge steepness of the difference voltage Ud, of course.
EuroPat v2
Je kürzer die Dauer der Taktflanke ist, desto kleiner wird der Nichtüberlappungsbereich.
The shorter the duration of the edge, the smaller the nonoverlap range.
EuroPat v2
Am Eingang erscheint mit jeder steigenden Taktflanke ein Tupel ai, bi .
At the adder's input a tuple ai, bi appears at each rising clock edge.
ParaCrawl v7.1
Mit der nächsten steigenden Taktflanke wird der Zählerstand dekrementiert.
At the next rising clock edge, the count value is decremented.
EuroPat v2
Damit übernimmt das D-Flip-Flop 401a den Eingang bei steigender Taktflanke auf den Ausgang.
Thus, the D flip-flop 401 a takes over the input with a rising clock edge to the output.
EuroPat v2
Weiterhin (re)triggert jede fallende Taktflanke die monostabile Kippstufe.
Furthermore, each failing clock edge (re-)triggers the monostable flip-flop.
EuroPat v2
Mit jeder weiteren steigenden Taktflanke wird das nächste Datenbit DB bereitgestellt.
The next data bit DB is provided with each further rising clock edge.
EuroPat v2
Alternativ kann auch eine negative Taktflanke als Schalter-zu-Signal interpretiert werden.
Alternatively, a negative clock edge can also be interpreted as a close-switch signal.
EuroPat v2
In diesem Fall könnte die fallende Taktflanke verwendet werden, um das Ausgangssignal des Spannungsfolgers abzutasten.
In this case, the descending clock pulse edge may be used to scan the output signal of the unity-gain amplifier.
EuroPat v2
Bei synchroner Logik, ist die Schaltung nur während der Taktflanke anfällig für Störungen durch SETs.
In a synchronous logic, the circuit is susceptible to disturbances by SETs only during the clock edge.
ParaCrawl v7.1
Der erste Übergang des Bewertungssignals KF1 vom logischen Wert "Null" auf den logischen Wert "1" liegt kurz vor einer ansteigenden Flanke des Abfragetaktes PT, der entsprechende Übergang des verzögerten Signals KF1 * am Informationseingang D1 dagegen kurz nach der ansteigenden Taktflanke.
The first transition of the interpretation signal KF1 from the logic value "0" to the logic value "1," lies shortly before a rising edge of the sampling clock pulse PT (by contrast, the corresponding transition of the delayed signal KF1* at the information input D1 lies shortly after the rising clock pulse edge.
EuroPat v2
Bei der nachfolgenden ansteigenden Taktflanke wird das erste Flipflop 12 zwar gesetzt, aber umgehend wieder zurückgesetzt, weil das Bewertungssignal K F 1 wieder verschwindet.
In the case of the following rising clock pulse edge, the first flip-flop 12 is, indeed, set, but is immediately again reset, because the interpretation signal KF1 disappears again.
EuroPat v2
Der Inhalt des Timers wird bei jeder positiven Taktflanke, welche die Schlitzscheibe 81 im Impulsgeber 80 erzeugt, ausgegeben, ausgewertet und dann gelöscht.
At every positive timing pulse edge produced by slotted disc 81 in pulse transmitter 80, the contents of the timer are recalled, interpreted, and then cleared.
EuroPat v2
Dies kann bei einer Auswertung der Flip-Flop-Ausgänge kurz nach dem Auftreten der triggernden Taktflanke zu Fehlern führen.
This can lead to errors in the evaluation of the flip-flop outputs after the occurrence of the triggering clock frequency edge.
EuroPat v2
Per Programm wird ständig der Eingang TO abgefragt und somit der Zeitpunkt festgestellt, in dem der vorgeschaltete Flipflop-Schalter 83 jeweils durch eine positive Taktflanke des Impulsgebers 80 gesetzt ist.
During every run of the program, input T0 is continually interrogated and then the instant is determined at which the upstream connected flip-flop switch 83 is set by the positive timing pulse edge of pulse transmitter 80.
EuroPat v2
Der erste Übergang des Bewertungssignals KF1 vom logischen Wert « Null auf den logischen Wert « 1 » liegt kurz vor einer ansteigenden Flanke des Abfragetaktes PT, der entsprechende Übergang des verzögerten Signals KF1 * am Informationseingang D1 dagegen kurz nach der ansteigenden Taktflanke.
The first transition of the interpretation signal KF1 from the logic value "0" to the logic value "1," lies shortly before a rising edge of the sampling clock pulse PT (by contrast, the corresponding transition of the delayed signal KF1* at the information input D1 lies shortly after the rising clock pulse edge.
EuroPat v2
Der Inhalt des Zählregisters R, wird bei jeder positiven Taktflanke, welche die Schlitzscheibe 81 im Impulsgeber 80 erzeugt, ausgegeben, ausgewertet und dann gelöscht.
At every positive timing pulse edge produced by slotted disc 81 in pulse transmitter 80, the contents of the timer are recalled, interpreted, and then cleared.
EuroPat v2
Es handelt sich dabei um die Zeitintervalle vor und nach derjenigen Taktflanke, mit der die Daten in das Register übernommen werden sollen.
This is the time interval preceding and succeeding the clock pulse edge whereby the data is to be transferred into the register.
EuroPat v2
Wie oben beschrieben, dürfen einerseits die Eingangsdaten des zweiten Registers während des Zeitintervalls nicht geändert werden, in dem eine Taktflanke des zweiten Taktsignals auftritt, mit der neue Daten in das zweite Register übernommen werden.
As mentioned above, the input data of the second register may not be modified in the time interval during which a clock pulse edge of the second clock signal occurs with which new data is transferred to the second register.
EuroPat v2
Fig.4 zeigt einen Fall, bei dem ein Zustandswechsel des Datensignals D1 mit einer negativen Taktflanke zusammenfällt.
FIG. 4 illustrates a case wherein a status change of the data signal D1 coincides with a negative clock edge.
EuroPat v2
Bei der nachfolgenden ansteigenden Taktflanke wird das erste Flipflop 12 zwar gesetzt, aber umgehend wieder zurückgesetzt, weil das Bewertungssignal KF1 wieder verschwindet (KF1?1).
In the case of the following rising clock pulse edge, the first flip-flop 12 is, indeed, set, but is immediately again reset, because the interpretation signal KF1 disappears again. (KF1?1).
EuroPat v2
Vom Gatter G2 werden die Ausgangssignale des nichtinvertierenden Ausgangs Q des ersten D-Flip-Flops FF1 und des invertierenden Ausganges Z2 des zweiten D-Flip-Flops FF2 zusammengefaßt, so daß mit dem Erscheinen der logischen 1 am nichtinvertierenden Ausgang des ersten D-Flip-Flops FF1 ein 1-Impuls am Ausgang C2 des zweiten Gatters G2 erscheint, der bis zum Beginn der zweiten Taktflanke nach dem Auftreten des Impulses zur Codefehlereinblendung CFE andauert.
The output signals of the non-inverting output Q of the first D-flip-flop FF1 and of the inverting output Q of the second D-flip-flop FF2 are combined with the gate G2, so that a 1-pulse appears at the output C2 of the second gate G2 with the appearance of the logical 1 at the non-inverting output of the first D-flip-flop FF1, this 1-pulse lasting until the beginning of the second clock edge after the appearance of the pulse for code error overlaying CFE.
EuroPat v2
Mit der nächsten ansteigenden Taktflanke wird nach den Beginn des Impulses CFE der nichtinvertierende Ausgang Q des ersten D-Flip-Flop FF1 auf 1 gesetzt.
With the next leading clock edge, the non-inverting output Q of the first D-flip-flop FF1 is set to 1 after the beginning of the pulse CFE.
EuroPat v2