Übersetzung für "Positiver ausgang" in Englisch
																						Ein
																											positiver
																											Ausgang
																											der
																											Kreditwürdigkeitsprüfung
																											sollte
																											für
																											den
																											Kreditgeber
																											keine
																											Verpflichtung
																											zur
																											Gewährung
																											des
																											Kredits
																											darstellen.
																		
			
				
																						A
																											positive
																											creditworthiness
																											assessment
																											should
																											not
																											constitute
																											an
																											obligation
																											for
																											the
																											creditor
																											to
																											provide
																											credit.
															 
				
		 TildeMODEL v2018
			
																						Ein
																											positiver
																											Ausgang
																											der
																											GATT-Verhandlungen
																											würde
																											sich
																											auf
																											die
																											gesamte
																											Welt
																											wirtschaft
																											vorteilhaft
																											auswirken.
																		
			
				
																						A
																											positive
																											outcome
																											to
																											the
																											GATT
																											negotiations
																											could
																											have
																											a
																											beneficial
																											effect
																											on
																											the
																											whole
																											of
																											the
																											World
																											economy.
															 
				
		 EUbookshop v2
			
																						Im
																											Moment
																											natürlich
																											schon,
																											weil
																											zu
																											einer
																											schönen
																											Tour
																											ein
																											positiver
																											Ausgang
																											gehört.
																		
			
				
																						At
																											the
																											moment
																											of
																											course
																											yes,
																											because
																											only
																											a
																											positive
																											outcome
																											makes
																											a
																											mountain
																											trip
																											a
																											good
																											one.
															 
				
		 ParaCrawl v7.1
			
																						Vielleicht
																											verfolgen
																											sogar
																											diejenigen,
																											die
																											kriminell
																											erworbenes
																											Geld
																											in
																											den
																											legalen
																											Wirtschaftskreislauf
																											einbringen,
																											diese
																											Beratungen
																											mit
																											großem
																											Interesse,
																											denn
																											ein
																											positiver
																											Ausgang
																											unserer
																											Diskussionen
																											könnte
																											ihnen
																											das
																											Leben
																											sehr
																											viel
																											schwerer
																											machen.
																		
			
				
																						Perhaps
																											the
																											money
																											launderers
																											themselves
																											are
																											also
																											following
																											these
																											proceedings
																											with
																											a
																											great
																											deal
																											of
																											interest
																											since
																											it
																											would
																											be
																											a
																											happy
																											outcome
																											of
																											our
																											discussions
																											if
																											their
																											life
																											were
																											to
																											be
																											made
																											more
																											difficult.
															 
				
		 Europarl v8
			
																						Ein
																											positiver
																											Ausgang
																											der
																											Kreditwürdigkeitsprüfung
																											sollte
																											für
																											den
																											Kreditgeber
																											jedoch
																											keine
																											Verpflichtung
																											zur
																											Gewährung
																											des
																											Kredits
																											darstellen.
																		
			
				
																						However,
																											a
																											positive
																											creditworthiness
																											assessment
																											should
																											not
																											constitute
																											an
																											obligation
																											for
																											the
																											creditor
																											to
																											provide
																											credit.
															 
				
		 DGT v2019
			
																						Mit
																											dieser
																											Formulierung
																											wurde
																											klargestellt,
																											dass
																											ein
																											positiver
																											Ausgang
																											des
																											fraglichen
																											Vorgangs
																											in
																											jedem
																											Fall
																											von
																											der
																											Genehmigung
																											des
																											Projekts
																											durch
																											das
																											Kollegium
																											der
																											Mitglieder
																											der
																											Kommission
																											abhängen
																											würde.
																		
			
				
																						That
																											wording
																											implied
																											that
																											a
																											positive
																											outcome
																											to
																											the
																											case
																											would,
																											in
																											any
																											event,
																											be
																											conditional
																											on
																											approval
																											of
																											the
																											draft
																											decision
																											by
																											the
																											whole
																											Commission.
															 
				
		 DGT v2019
			
																						Damit
																											wird
																											ein
																											positiver
																											Ausgang
																											am
																											NAND-Glied
																											46
																											herbeigeführt,
																											so
																											daß
																											auch
																											der
																											Eingang
																											des
																											NAND-Glieds
																											24
																											im
																											Master-Kippglied
																											40'
																											der
																											ersten
																											Schieberegisterstufe
																											SRS1
																											positiv
																											wird,
																											wenn
																											er
																											es
																											nicht
																											schon
																											bereits
																											ist,
																											um
																											bei
																											gleichzeitigem
																											Auftreten
																											eines
																											Master-Taktgebungsimpulses
																											auf
																											Master-Taktgebungsimpulsleitung
																											9,
																											wie
																											im
																											Impulsdiagramm
																											nach
																											Fig.
																		
			
				
																						Thus,
																											a
																											positive
																											output
																											is
																											caused
																											at
																											NAND-element
																											46
																											so
																											that
																											also
																											the
																											input
																											of
																											NAND-element
																											24
																											in
																											master
																											flip-flop
																											40'
																											of
																											the
																											first
																											shift
																											register
																											stage
																											SRS1
																											becomes
																											positive,
																											if
																											it
																											is
																											not
																											positive
																											already,
																											for
																											providing
																											a
																											negative
																											output
																											with
																											the
																											simultaneous
																											appearance
																											of
																											a
																											master-clock
																											pulse
																											on
																											master-clock
																											line
																											9,
																											as
																											shown
																											in
																											the
																											pulse
																											diagram
																											of
																											FIG.
															 
				
		 EuroPat v2
			
																						Da
																											zu
																											diesem
																											Zeitpunkt
																											kein
																											Prüfeinstellimpuls
																											mehr
																											am
																											Anschluss
																											8A
																											wirksam
																											ist,
																											ist
																											damit
																											auch
																											der
																											andere
																											Eingang
																											des
																											Ausgangs-NAND-Glieds
																											46
																											im
																											Prüfschaltnetz
																											5'
																											positiv,
																											so
																											dass
																											der
																											Ausgang
																											des
																											NAND-Glieds
																											46
																											negativ
																											ist
																											und
																											damit
																											durch
																											den
																											negativen
																											Eingang
																											am
																											NAND-Glied
																											24
																											im
																											Master-Kippglied
																											40'
																											der
																											ersten
																											Schieberegisterstufe
																											SRS1
																											ein
																											positiver
																											Ausgang
																											entsteht.
																		
			
				
																						Since
																											at
																											that
																											time
																											no
																											test
																											circuit
																											forming
																											pulse
																											is
																											active
																											at
																											terminal
																											8A
																											any
																											longer
																											the
																											other
																											input
																											of
																											output
																											NAND-element
																											46
																											in
																											test
																											combinational
																											circuit
																											5'
																											is
																											positive
																											too,
																											so
																											that
																											the
																											output
																											of
																											NAND-element
																											46
																											is
																											negative
																											and
																											thus
																											owing
																											to
																											the
																											negative
																											input
																											a
																											positive
																											output
																											is
																											formed
																											at
																											NAND-element
																											24
																											in
																											master
																											flip-flop
																											40'
																											of
																											the
																											first
																											shift
																											register
																											stage
																											SRS1.
															 
				
		 EuroPat v2
			
																						Das
																											Überschreiten
																											der
																											zulässigen
																											Verlustleistung
																											des
																											fünften
																											Transistors
																											bei
																											Einspeisung
																											positiver
																											Überspannung
																											am
																											Ausgang
																											wird
																											dadurch
																											vermieden,
																											daß
																											der
																											dritte
																											und
																											vierte
																											Transistor
																											über
																											eine
																											sechste
																											Zenerdiode
																											miteinander
																											verbunden
																											sind,
																											und
																											daß
																											der
																											Emitter
																											des
																											dritten
																											Transistors
																											mit
																											der
																											Basis
																											eines
																											zusätzlichen
																											elften
																											Transistors
																											verbunden
																											ist,
																											dessen
																											Kollektor
																											über
																											einen
																											sechsten
																											Ohmschen
																											Widerstand
																											an
																											die
																											erste
																											Klemme
																											und
																											dessen
																											Emitter
																											über
																											einen
																											siebenten
																											Ohmschen
																											Widerstand
																											an
																											den
																											Kollektor
																											des
																											fünften
																											Transistors
																											geführt
																											ist,
																											daß
																											die
																											Basis
																											eines
																											zwölften
																											Transistors,
																											dessen
																											Emitter
																											und
																											Kollektor
																											jeweils
																											an
																											einer
																											der
																											Klemmen
																											der
																											Versorgungsspannungsquelle
																											liegen,
																											mit
																											dem
																											Kollektor
																											des
																											elften
																											Transistors
																											verbunden
																											ist
																											und
																											daß
																											der
																											Kollektor
																											des
																											zwölften
																											Transistors
																											außerdem
																											über
																											eine
																											siebte
																											Zenerdiode
																											an
																											die
																											Basis
																											des
																											vierten
																											Transistors
																											geführt
																											ist.
																		
			
				
																						Exceeding
																											the
																											admissible
																											leakage
																											power
																											of
																											the
																											fifth
																											transistor
																											given
																											feed
																											of
																											opposite
																											overvoltage
																											at
																											the
																											output
																											is
																											avoided
																											in
																											that
																											the
																											third
																											transistor
																											and
																											fourth
																											transistor
																											are
																											connected
																											to
																											one
																											another
																											by
																											way
																											of
																											an
																											eleventh
																											Zener
																											diode.
																											The
																											output
																											electrode
																											of
																											the
																											third
																											transistor
																											is
																											connected
																											to
																											the
																											base
																											of
																											an
																											additional
																											eleventh
																											transistor
																											whose
																											collector
																											is
																											connected
																											via
																											a
																											sixth
																											ohmic
																											resistor
																											to
																											the
																											supply
																											voltage
																											of
																											the
																											one
																											polarity
																											and
																											whose
																											emitter
																											is
																											connected
																											via
																											a
																											seventh
																											ohmic
																											resistor
																											to
																											the
																											collector
																											of
																											the
																											fifth
																											transistor.
															 
				
		 EuroPat v2
			
																						In
																											der
																											in
																											gestrichelten
																											Linien
																											dargestellten
																											Schaltstellung
																											fließt
																											der
																											Strom
																											über
																											den
																											Kontakt
																											92
																											zum
																											einen
																											Ende
																											des
																											Widerstandes
																											25
																											zum
																											Schaltkontakt
																											93
																											und
																											zum
																											negativen
																											Ausgang
																											22
																											des
																											Hochspannungserzeugers
																											2,
																											dessen
																											positiver
																											Ausgang
																											23
																											über
																											den
																											Schaltkontakt
																											94
																											mit
																											dem
																											negativen
																											Ausgang
																											12
																											des
																											Hochspannungserzeugers
																											1
																											verbunden
																											ist.
																		
			
				
																						In
																											the
																											switching
																											position
																											shown,
																											the
																											current
																											flows
																											to
																											the
																											junction
																											26
																											at
																											one
																											end
																											of
																											the
																											resistor
																											25
																											via
																											the
																											contact
																											91
																											and,
																											via
																											the
																											resistor
																											25
																											and
																											the
																											switching
																											contact
																											94,
																											to
																											the
																											negative
																											output
																											22
																											of
																											the
																											high
																											voltage
																											generator
																											2
																											whose
																											positive
																											output
																											23
																											is
																											connected
																											to
																											the
																											negative
																											output
																											12
																											of
																											the
																											high
																											voltage
																											generator
																											1
																											via
																											the
																											switching
																											contact
																											93.
															 
				
		 EuroPat v2
			
																						Die
																											Hochspannung
																											an
																											der
																											Sekundärwicklung
																											L
																											21
																											wird
																											von
																											einem
																											Gleichrichter
																											21
																											gleichgerichtet,
																											dessen
																											positiver
																											Ausgang
																											mit
																											der
																											Anode
																											der
																											Röntgenröhre
																											3
																											und
																											dessen
																											negativer
																											Ausgang
																											mit
																											dem
																											positiven
																											Ausgang
																											eines
																											Gleichrichters
																											22
																											verbunden
																											ist,
																											dessen
																											negativer
																											Ausgang
																											mit
																											der
																											Kathode
																											der
																											Röntgenröhre
																											3
																											verbunden
																											ist,
																											und
																											dessen
																											Eingang
																											an
																											die
																											Sekundärwicklung
																											L
																											22
																											angeschlossen
																											ist.
																		
			
				
																						The
																											high
																											voltage
																											across
																											the
																											secondary
																											winding
																											L21
																											is
																											rectified
																											by
																											a
																											rectifier
																											21
																											whose
																											positive
																											output
																											is
																											connected
																											to
																											the
																											anode
																											of
																											the
																											X-ray
																											tube
																											3
																											and
																											whose
																											negative
																											output
																											is
																											connected
																											to
																											the
																											positive
																											output
																											of
																											a
																											rectifier
																											22
																											whose
																											negative
																											output
																											is
																											connected
																											to
																											the
																											cathode
																											of
																											the
																											X-ray
																											tube
																											3
																											and
																											whose
																											input
																											is
																											connected
																											to
																											the
																											secondary
																											winding
																											L22.
															 
				
		 EuroPat v2
			
																						Kommissionsvizepräsident
																											Günter
																											Verheugen
																											vertrat
																											ebenfalls
																											die
																											Auffassung,
																											dass
																											ein
																											positiver
																											Ausgang
																											des
																											Prozesses
																											zur
																											Ratifizierung
																											des
																											Lissabonner
																											Vertrags
																											zu
																											wesentlichen
																											Neuerungen
																											in
																											diesem
																											Bereich
																											führen
																											werde.
																		
			
				
																						Mr
																											Verheugen,
																											Vice-President
																											of
																											the
																											Commission,
																											agreed
																											that
																											a
																											successful
																											conclusion
																											of
																											the
																											Treaty
																											ratification
																											process
																											would
																											introduce
																											major
																											innovations
																											in
																											this
																											field.
															 
				
		 EUbookshop v2
			
																						Ist
																											dies
																											der
																											Fall,
																											so
																											entsteht
																											beim
																											Übergang
																											des
																											Spannungskomparators
																											20
																											in
																											den
																											offenen
																											Zustand
																											ein
																											positiver
																											Spannungssprung
																											am
																											Ausgang
																											des
																											Spannungskomparators
																											20,
																											der
																											dadurch
																											hervorgerufen
																											wird,
																											daß
																											der
																											Schwingungszustand
																											der
																											Oszillatorschaltung
																											beginnt
																											und
																											über
																											den
																											Rückkopplungswiderstand
																											11
																											dann
																											ein
																											entsprechendes
																											Signal
																											am
																											nicht
																											invertierenden
																											Eingang
																											des
																											Spannungskomparators
																											10
																											auftritt.
																		
			
				
																						When
																											this
																											happens,
																											the
																											voltage
																											comparator
																											20
																											changes
																											to
																											an
																											open
																											state,
																											a
																											positive
																											voltage
																											jump
																											at
																											the
																											output
																											of
																											the
																											voltage
																											comparator
																											20
																											occurs
																											as
																											a
																											result
																											of
																											the
																											starting
																											of
																											the
																											oscillatory
																											state
																											of
																											the
																											oscillator
																											circuit,
																											and,
																											by
																											way
																											of
																											the
																											feedback
																											resistor
																											11,
																											a
																											corresponding
																											signal
																											appears
																											at
																											the
																											non-inverting
																											input
																											of
																											the
																											voltage
																											comparator
																											10.
															 
				
		 EuroPat v2
			
																						Es
																											sei
																											angenommen,
																											daß
																											bei
																											Erreichen
																											eines
																											maximalen
																											Spannungswertes
																											am
																											Eingang
																											des
																											Differenzverstärkers
																											13
																											ein
																											positiver
																											Impuls
																											am
																											Ausgang
																											erscheinen
																											soll.
																		
			
				
																						It
																											is
																											to
																											be
																											assumed
																											that
																											upon
																											reaching
																											of
																											a
																											maximum
																											voltage
																											value
																											at
																											the
																											input
																											of
																											the
																											differential
																											amplifier
																											13
																											a
																											positive
																											pulse
																											is
																											to
																											appear
																											at
																											the
																											output.
															 
				
		 EuroPat v2
			
																						Damit
																											wird
																											ein
																											positiver
																											Ausgang
																											am
																											NAND-Glied
																											46
																											herbeigeführt,
																											so
																											dass
																											auch
																											der
																											Eingang
																											des
																											NAND-Glies
																											24
																											im
																											Master-Kippglied
																											40'
																											der
																											ersten
																											Schieberegisterstufe
																											SRS1
																											positiv
																											wird,
																											wenn
																											er
																											es
																											nicht
																											schon
																											bereits
																											ist,
																											um
																											bei
																											gleichzeitigem
																											Auftreten
																											eines
																											Master-Taktgebungsimpulses
																											auf
																											Master-Taktgebungsimpulsleitung
																											9,
																											wie
																											im
																											Impulsdiagramm
																											nach
																											Fig.
																		
			
				
																						Thus,
																											a
																											positive
																											output
																											is
																											caused
																											at
																											NAND-element
																											46
																											so
																											that
																											also
																											the
																											input
																											of
																											NAND-element
																											24
																											in
																											master
																											flip-flop
																											40'
																											of
																											the
																											first
																											shift
																											register
																											stage
																											SRS1
																											becomes
																											positive,
																											if
																											it
																											is
																											not
																											positive
																											already,
																											for
																											providing
																											a
																											negative
																											output
																											with
																											the
																											simultaneous
																											appearance
																											of
																											a
																											master-clock
																											pulse
																											on
																											master-clock
																											line
																											9,
																											as
																											shown
																											in
																											the
																											pulse
																											diagram
																											of
																											FIG.
															 
				
		 EuroPat v2
			
																						Nachdem
																											jetzt
																											die
																											Spannung
																											am
																											Eingang
																											der
																											Diode
																											D2
																											positiver
																											wie
																											am
																											Ausgang
																											derselben
																											ist,
																											ist
																											die
																											Diode
																											D2
																											durchlässig
																											und
																											der
																											Schaltregler
																											SR
																											bezieht
																											seine
																											Eingangsspannung
																											über
																											den
																											Transistor
																											T1
																											und
																											die
																											Diode
																											D2,
																											d.h.
																											aus
																											dem
																											über
																											a,
																											T1,
																											D2
																											und
																											b
																											aufgeladenen
																											Kondensator
																											C.
																											Würde
																											in
																											diesem
																											Zustand
																											das
																											Netzgerät
																											wieder
																											zugeschaltet
																											werden,
																											dann
																											tritt
																											der
																											zuvor
																											geschilderte
																											Zustand
																											wieder
																											ein,
																											d.h.
																											der
																											Transistor
																											T2
																											überbrückt
																											die
																											Zenerdiode
																											Z2,
																											die
																											Spannung
																											an
																											S
																											sinkt
																											und
																											die
																											Diode
																											D2
																											sperrt.
																		
			
				
																						Since
																											the
																											voltage
																											at
																											the
																											anode
																											of
																											the
																											diode
																											D2
																											is
																											now
																											more
																											positive
																											than
																											that
																											at
																											its
																											cathode,
																											the
																											diode
																											D2
																											is
																											conductive
																											and
																											the
																											switching
																											regulator
																											SR
																											obtains
																											its
																											input
																											voltage
																											via
																											the
																											transistor
																											T1
																											and
																											the
																											diode
																											D2,
																											i.e.
																											from
																											the
																											capacitor
																											C
																											which
																											is
																											charged
																											via
																											line
																											a,
																											T1,
																											D2
																											and
																											line
																											b.
																											If
																											the
																											power
																											supply
																											device
																											were
																											reconnected
																											in
																											this
																											state,
																											the
																											above
																											described
																											state
																											would
																											re-occur,
																											i.e.
																											the
																											transistor
																											T2
																											would
																											bridge
																											the
																											Zener
																											diode
																											Z2,
																											the
																											voltage
																											at
																											source
																											S
																											would
																											drop
																											and
																											the
																											diode
																											D2
																											would
																											turn
																											off.
															 
				
		 EuroPat v2
			
																						Beim
																											Erreichen
																											des
																											Zählwertes
																											von
																											68,
																											das
																											durch
																											ein
																											NAND-Gatter
																											festgestellt
																											wird,
																											wird
																											ein
																											D-Flipflop
																											invertiert,
																											dessen
																											negativer
																											Ausgang
																											an
																											den
																											Dateneingang
																											rückgekoppelt
																											wird
																											und
																											dessen
																											positiver
																											Ausgang
																											das
																											gewünschte
																											Signal
																											von
																											quarzgenauen
																											110,294kHz
																											liefert.
																		
			
				
																						When
																											reaching
																											68,
																											which
																											is
																											detected
																											by
																											a
																											NAND
																											gate,
																											a
																											D-type
																											flip-flop
																											is
																											triggered,
																											which
																											has
																											its
																											inverted
																											output
																											tied
																											to
																											its
																											data
																											input.
																											The
																											positive
																											output
																											delivers
																											the
																											desired
																											signal
																											with
																											accurately
																											110.294kHz.
															 
				
		 ParaCrawl v7.1
			
																						Unter
																											diese
																											Kategorie
																											fallen
																											die
																											IP-Adressen
																											oder
																											Domain-Namen
																											der
																											verwendeten
																											Computer,
																											die
																											sich
																											mit
																											der
																											Website
																											verbinden,
																											die
																											URLs
																											(Uniform
																											Resource
																											Identifier)
																											der
																											aufgerufenen
																											Quellen,
																											die
																											Uhrzeiten
																											der
																											Aufrufe,
																											die
																											Methode
																											der
																											Serveranfragen,
																											die
																											Größe
																											der
																											als
																											Antwort
																											erhaltenen
																											Dateien,
																											der
																											Statuscode
																											als
																											Antwort
																											vom
																											Server
																											(positiver
																											Ausgang,
																											Fehler,
																											etc.)
																											und
																											sonstige
																											Parameter,
																											die
																											sich
																											auf
																											das
																											Betriebssystem
																											und
																											die
																											EDV-Umgebung
																											des
																											Nutzers
																											beziehen.
																		
			
				
																						This
																											category
																											of
																											data
																											includes
																											your
																											IP
																											address
																											or
																											the
																											name
																											of
																											your
																											computer
																											domain
																											you
																											use
																											to
																											connect
																											to
																											the
																											site,
																											the
																											URI
																											(Uniform
																											Resource
																											Identifier)
																											numbered
																											addresses
																											of
																											the
																											resources
																											requested,
																											the
																											time
																											of
																											your
																											request,
																											the
																											method
																											you
																											used
																											to
																											submit
																											the
																											request
																											to
																											the
																											server,
																											the
																											size
																											of
																											the
																											file
																											you
																											obtained
																											in
																											reply,
																											the
																											numerical
																											code
																											indicating
																											the
																											status
																											of
																											the
																											reply
																											given
																											by
																											the
																											server
																											(successful,
																											error,
																											etc.)
																											and
																											other
																											parameters
																											regarding
																											the
																											operative
																											system
																											and
																											your
																											information
																											system.
															 
				
		 ParaCrawl v7.1
			
																						Im
																											dargestellten
																											Beispiel
																											ist
																											zum
																											Zeitpunkt
																											des
																											Endes
																											jeder
																											Periode
																											des
																											Eingangssignals
																											ein
																											positiver
																											Wert
																											am
																											Ausgang
																											des
																											Integrators
																											100
																											anliegend,
																											welcher
																											von
																											der
																											Speichervorrichtung
																											300
																											abgespeichert
																											wird.
																		
			
				
																						In
																											the
																											example
																											shown,
																											at
																											the
																											time
																											of
																											the
																											end
																											of
																											each
																											period
																											of
																											the
																											input
																											signal,
																											a
																											positive
																											value
																											is
																											present
																											at
																											the
																											output
																											of
																											the
																											integrator
																											100
																											which
																											is
																											stored
																											by
																											the
																											memory
																											device
																											300
																											.
															 
				
		 EuroPat v2
			
																						In
																											diesem
																											Fall
																											stellt
																											sich
																											dadurch
																											ab
																											dem
																											Zeitpunkt
																											des
																											Abfalls
																											des
																											Pegels
																											des
																											Eingangssignals
																											ES
																											ein
																											positiver
																											Wert
																											am
																											Ausgang
																											des
																											Integrators
																											100
																											und
																											somit
																											auch
																											als
																											Gleichwert
																											DC
																											ein.
																		
			
				
																						In
																											this
																											case,
																											as
																											from
																											the
																											point
																											in
																											time
																											of
																											the
																											fall
																											in
																											the
																											level
																											of
																											the
																											input
																											signal
																											ES,
																											a
																											positive
																											value
																											is
																											set
																											at
																											the
																											output
																											of
																											the
																											integrator
																											100
																											and
																											thus
																											also
																											as
																											the
																											offset
																											DC.
															 
				
		 EuroPat v2
			
																						An
																											dem
																											Eingang
																											des
																											positiven
																											Zweigs
																											des
																											Aufwärtswandlers
																											ist
																											eine
																											erste
																											Spule
																											und
																											an
																											deren
																											Ausgang
																											die
																											Anode
																											einer
																											ersten
																											Diode
																											angeordnet,
																											deren
																											Kathode
																											direkt
																											mit
																											dem
																											Ausgang
																											positiver
																											Polarität
																											des
																											Aufwärtswandlers
																											verbunden
																											ist,
																											der
																											gleichzeitig
																											den
																											Ausgang
																											der
																											geregelten
																											Spannungsquelle
																											bildet.
																		
			
				
																						A
																											first
																											coil
																											is
																											arranged
																											at
																											the
																											input
																											of
																											the
																											positive
																											branch
																											of
																											the
																											step-up
																											converter,
																											and
																											on
																											its
																											output
																											the
																											anode
																											of
																											a
																											first
																											diode
																											is
																											connected,
																											whose
																											cathode
																											is
																											directly
																											connected
																											to
																											the
																											output
																											of
																											positive
																											polarity
																											of
																											the
																											step-up
																											converter,
																											which
																											at
																											the
																											same
																											time
																											constitutes
																											the
																											output
																											of
																											the
																											regulated
																											voltage
																											source.
															 
				
		 EuroPat v2
			
																						Eine
																											Prüfung
																											des
																											Zeitraums
																											gegen
																											die
																											zeitliche
																											Information
																											der
																											Uhr
																											der
																											ersten
																											Vorrichtung
																											findet
																											aber
																											statt
																											und
																											deren
																											positiver
																											Ausgang
																											bildet
																											eine
																											notwendige
																											Bedingung
																											für
																											die
																											Gewährung
																											des
																											Zugangs.
																		
			
				
																						A
																											check
																											on
																											the
																											period
																											against
																											the
																											temporal
																											information
																											from
																											the
																											clock
																											of
																											the
																											first
																											apparatus
																											does
																											take
																											place,
																											however,
																											and
																											the
																											positive
																											outcome
																											of
																											said
																											check
																											forms
																											a
																											necessary
																											condition
																											for
																											the
																											granting
																											of
																											access.
															 
				
		 EuroPat v2
			
																						Parallel
																											zur
																											L0
																											ist
																											ein
																											weiterer
																											Vollweggleichrichter
																											503
																											geschaltet,
																											dessen
																											positiver
																											Ausgang
																											über
																											einen
																											weiteren
																											Modeschalter
																											SWS/P1
																											zu
																											CL
																											und
																											RL
																											gekoppelt
																											ist.
																		
			
				
																						Parallel
																											to
																											L
																											0
																											a
																											further
																											full-wave
																											rectifier
																											503
																											is
																											connected
																											whose
																											positive
																											output
																											is
																											coupled
																											via
																											an
																											additional
																											mode
																											switch
																											SWS/P
																											1
																											to
																											CL
																											and
																											RL.
															 
				
		 EuroPat v2
			
																						Schaltungsanordnung
																											gemäß
																											Anspruch
																											8,
																											dadurch
																											gekennzeichnet,
																											dass
																											die
																											Schaltungsanordnung
																											einen
																											Vollbrücken-Gleichrichter
																											(D3,
																											D4,
																											D5,
																											D6)
																											aufweist,
																											dessen
																											positiver
																											Ausgang
																											mit
																											dem
																											sechsten
																											Knoten
																											(N6)
																											und
																											dessen
																											negativer
																											Ausgang
																											mit
																											dem
																											vierten
																											Knoten
																											(N4)
																											verbunden
																											ist.
																		
			
				
																						The
																											circuit
																											arrangement
																											as
																											claimed
																											in
																											claim
																											7,
																											characterized
																											in
																											that
																											the
																											circuit
																											arrangement
																											has
																											a
																											full-bridge
																											rectifier
																											(D
																											3,
																											D
																											4,
																											D
																											5,
																											D
																											6),
																											whose
																											positive
																											output
																											is
																											connected
																											to
																											the
																											sixth
																											node
																											(N
																											6),
																											and
																											whose
																											negative
																											output
																											is
																											connected
																											to
																											the
																											fourth
																											node
																											(N
																											4).
															 
				
		 EuroPat v2